Đề tài Thiết kế mạch logic

ĐỒ ÁN: THIẾT KẾ MẠCH LOGIC Lời nói đầu Trong những năm gần đây ,cùng với sự phát triển ngày càng mạnh mẻ của công nghệ vi điện tử,con người ngày càng thâm nhập sâu hơn về mọi lỉnh vực,đặc biệt là trong lỉnh vực đIện tử,tin học.Đời sống của con người càng ngày càng phát triển,nhu cầu của con người ngày càng cao.Nhằm góp phần vào sự phát triển chung đó,chúng em,những người sinh viên khoa Điện Tử Viển Thông luôn mong muốn làm một cáI gì đó,trước hết là xem mình có thể làm được những gì sau nữa là học hỏi thêm trong quá trình thực hành thực tế để rồi sau này hy vọng mình sẻ góp được 1 phần nhỏ bé vào xây dựng đất nước được giàu đẹp hơn. Do trình độ còn có hạn,bài thiết kế còn có nhiều sai sót, nhiều phương án chưa tối ưu,mong nhận được những ý kiến đóng góp của các bạn,của các thầy,các cô. Trong đồ án này trình bày một mạch đồng hồ đơn giản,có khả năng báo thức và hẹn giờ,cứ 30 phút lại đưa ra 1 tiếng kêu và sau 60 phút lại đưa ra 2 tiếng kêu với thời gian mổi lần là 1 sec.Thời gian đặt giờ báo thức là 1 phút. Chương 1:Cơ sở lý thuyết để thực hiện Để thực hiện được chức năng như trên ta có thể dùng nhiều phương pháp.Ta có thể dùng vi xử lý để thiết kế với đầy đủ chức năng hơn,ví dụ như thêm giờ ngày ,tháng,có sự điều chỉnh linh hoạt hơn.Ta củng có thể chỉ dùng duy nhất 1 số IC đơn giản phổ biến để thiết kế 1 đồng hồ thoả mãn chức năng trên. Nếu thiết kế dùng VXL thì sơ đồ khối có dạng: Các IC được dùng trong thiết kế này gồm có: -Chíp VXL:8088 - hổ trợ lập trình:8255A -IC định thời:8254 Và một số các IC như:Đệm địa chỉ(Addres Buufer):74LS 244 Đệm dử liệu(Data buffer):74LS245 Vấn đề cơ bản khi thiết kế bằng VXL dó là IC định thời :IC 8254 Sơ đồ khối của nó có dạng: CS D0-D7 CPU RD WR A0 Đệm Bus dữ liệu Bộ đếm 0 Bộ đếm Bộ đếm 2 RD Logic WR điều A0 Thanh ghi từ điều khiển Clock0 Gatek0 Out0 Clock1 Gate1 Out1 Clock2 Gate2 IC này có 3 bộ đếm ngược 16 bit,chỉ cần dùng 3 bộ đếm của IC này ta có thể đếm được :giây,phút ,giờ,ngày ,tháng, năm. Bằng phần mềm ta có thể điều chỉnh để có được giây,phút giờ,ngày ,tháng, năm và báo thức một cách uyển chuyển. Ban đầu ta thiết lập cho 8254 chế độ hoạt động là chế độ 2,ban đầu ta nạp vào cho 8254 ở bộ đếm 0:3600 Bộ đếm 1:24*365(24 giờ*365 ngày) Bộ đếm 2:9999(số năm lớn nhất cho bộ đếm) 3 bộ đếm này được mắc nối tiếp với nhau,để hiển thị được giờ phút ta đọc bộ đếm 0,xử lý bằng phần mềm để hiển thị giây ,phút Do được mắc nối tiếp nên khi bộ đếm 0 đếm dược 3600 xung thì bộ đếm 1 mới nhảy được 1 xung và khi bộ đếm 1 đếm được 24*365 xung thì sẻ đưa ra 1 xung để kích bộ đếm 2 nhảy lên 1 xung. Tuy nhiên với yêu cầu bài toán như trên thì như đả nói ta chỉ cần dùng các IC đơn giản phổ biến là đả có thể làm được. I/Sơ đồ khối của hệ thống: Cách thức hoạt động:Bình thường chuyển mạch ở vị trí 1. Lúc này khối sẻ hiển thị :Giờ _Phút _Giây. Khi muốn đặt giờ báo thức: +Từ khối điều khiển sẻ đưa ra chi thị (Bấm) làm chuyển mạch được đóng ơ vị trí 2. Hiển thị Switch Điều khiển Giãi mã Bộ đếm Giãi mã Bộ đếm Clock_1HZ So sánh Tạo dao K1 K2 K3 +Từ nguồn xung clock 1HZ ta sử dụng các khoá K1,K2 đẻ đặt thời gian cần báo thức.Trong đó ta dùng : K1:Đặt giờ báo thức K2:Đặt phút báo thức +Từ bộ đếm thông qua bộ giãI mã,bộ hiển thị sử dụng các đèn chỉ thị Led 7 thanh sẻ hiển thị Giờ _Phút _Giây cho tới thời gian cần báo thức. Sau khi đặt giờ báo thức chuyển mạch lại được đưa về vị trí 1 để hiển thị Giờ _Phút _Giây bình thường. Thời gian cần báo thức được so sánh với thời gian thực của đồng hồ thông qua khối so sánh.Khi chưa đến thời gian cần báo thức thì khối so sánh chưa có đáp ứng nào.Đến khi đúng thời gian cần báo thức thì khối so sánh sẻ đưa ra một xung có =1 phút.Xung này đưa tới điều khiển bộ tạo dao động đa hài làm cho mạch tạo âm hoạt động.Thông qua loa sẻ phát ra âm thanh kéo dài trong 1 phút.Trong trường hợp ta muốn cắt âm thanh báo thức trước thời gian qui định thì ta ngắt khoá K3. II/Phân tích các khối . 1.Khôí điều khiển: Ơ đây ta sư dụng 1 chuyển mạch (Công tắc) 2 trạng thái đóng mở -Bình thường thì công tắc này ơ vị trí 1. Lúc này: E1=L;E2=H -Khi đặt thời gian cần báo thức công tắc này chuyển về vị trí 2.Lúc này: E1=H;E2=L để hiển thị thời gian cần đặt.Sau khi đặt công tắc cần được chuyển về vi trí 1 để hiển thị Giờ_Phút _Giây. 2.Khối đồng hồ: Ơ đây ta thiết kế 1 đồng hồ báo thức 24 giờ.Do đó ta cần có: - 1bộ đếm 24. -2 bộ đếm 60 Để thiết kế bộ đếm 24 ta nối ghép 2 bộ đếm 3 và bộ đếm 10.Sau đó sử dụng các mạch logic để khử 6 trạng thái thừa. Để thiết kế bộ đếm 60 ta nối ghép 2 bộ đếm 6 và bộ đếm 10 *THIếT Kế Bộ ĐếM 3: 2 Vcc K4 1 2 Bộ đếm 3 gồm có 3 trạng tháI :(0 1 2) do đó cần số triger là:N>log2 3,hay N=2 Dùng 2 con Triger ta lạI có thể mả hoá đến 22 trạng thái,do đó ta thiết kế bộ đếm 4,sau đo ta loạI bỏ đi 1 trạng thái thừa. Sơ đồ bộ đếm cơ số 3: Ta còn có thể thiết kế bộ đếm 3 kiểu đồng bộ như sau: *Chu trình đếm : (Bảng trạng thái của bộ đếm) Clo ck Clo ck Đếm tp B A Trạng thái trong bộđếm 0 0 0 00 1 0 1 01 2 1 0 10 3 0 1 0 1 0 11 00 *Nguyên lý hoạt động:Có thể biểu diễn thông qua giãn đồ sóng: 1 2 3 4 Qa Qb Clo ck *Xây dựng sơ đồ bộ giãi mã bộ đếm:Kđ=3  LED 7thanh. -Sơ đồ khối: A B *Bảng chức năng: T.thái đếm A B a b c d e f g 0 0 0 1 1 1 1 1 1 0 a Giả i mã b c e f g d 1 0 1 0 1 1 0 0 0 0 2 1 0 1 1 0 1 1 0 1 Từ bảng chức năng ta thiết lập hàm ra: a,b,c,d,e,f,g=F(A,B) e f 0 a b d c A B 0 1 0 1 0 0 0 0 1 0 1 A 0 1 0 0 0 1 B A B X 1 1 X 1 1 1 X X 1 1 g 0 1 A 0 1 A 0 1 1 0 1 B A 0 1 0 B 1 X 1 X 1 1 1 A B 0 *Từ bảng chân lý ta có các hệ hàm ra như sau: a=d=e=A b=1 c=B f=A. B g=B *Sơ đồ logic bộ giải mã: A B a b c d f g e Trong thực tế bộ đếm 3 được thiết kế từ IC 7493 và bộ giải mã bằng IC SN 7447 được hiển thị bằng đèn 7 thanh KATHODE chung. *THIếT Kế Bộ ĐếM CƠ Số 6: Hoàn toàn tương tự ,để đếm từ 0  5 bộ đếm 6 phảI dùng n triger sao cho n thoa mản: N>=log26 do đó n=3,và số trạng tháI có thể có là 2 3=8,thừa 2 trạng thái. Bảng đếm: Đếm TP Đếm nhị phân Trạng thái trong của bộ đếm A B C 0 0 0 0 0 0 0 1 1 0 0 0 0 1 2 0 1 0 0 1 0 3 1 1 0 0 1 1 4 0 0 1 1 0 0 5 1 0 1 1 0 1 6 0 0 0 1 0 1 0 1 0 1 0 0 0 Từ bảng trạng thái ta co sơ đồ nguyên lý: -Bộ đếm hoạt động bình thương thường cho đén xung thứ 6 (Đếm từ 0 đến 5) .Vì triger J_K này hoạt động tích cực ở xườn âm của xung nhịp nên đến sườn sau xung thứ 6 cả 2 đầu B,C đều có mức logic cao,qua cổng and đưa vào kích hoạt reset làm trở lại trạng tháiđầu. Nguyên lý hoạt động cí thể được mô tả bằng giản đồ sóng. Cloc k 1 2 5 6 4 3 Clock 7 A B C E Bảng chức năng: A B C a b c d e f g 0 0 0 1 1 1 1 1 1 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 0 0 1 1 0 0 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 1 1 Sơ đồ khối: g Giải mã Sang Ma trận b a e f c A B C Từ bảng chức năng ta lập các hàm ra:a,b,c,d,e,f,g=F(A,B): a=A.C +AC +B 1 1 1 1 x x b=A +B +C 1 1 1 1 1 x x a A BC 00 01 11 10 0 1 1 b A BC 00 01 11 10 0 c 00 01 11 10 A BC 0 1 d 00 01 10 11 0 BC A c=A+B+C 1 1 1 1 1 x x d=a=AC+AC+B 1 1 1 1 x x e=A.C 1 1 x x 1 1 f e 00 01 11 10 0 A BC BC 00 01 10 11 0 1 A g 00 01 10 11 A 0 1 BC f=A+B.C 1 1 1 x x g=A+B 1 1 1 1 x x *Vậy ta có hàm ra: a=B+AC+A.C b=A+B+C c=A+B+C d=a=B+AC+AC e=A.C f=A+B.C g=A+B Thực tế bộ đếm 6 dùng IC SN7493,IC giải mã SN7448 và dùng đèn LED 7 thanh để hiển thị. C B A a= d b c f g e *THIếT Kế Bộ ĐếM CƠ Số 10: (bộ ĐếM THậP PHÂN) -Để đếm từ 0  9 ,tức là 10 trạng thái, phải dùng số triger là :N>=log210.Do đó N=4. 4 triger có thể mã hoá được 24=16 trạng thái ra chỉ dùng 10 trạng tháiđầu . Ta có bảng đếm: Đếm TP Đếm nhị phân Trạng thái trong của bộ đếm A B C D 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 2 0 1 0 0 0 0 1 0 3 1 1 0 0 0 0 1 1 4 0 0 1 0 0 1 0 0 5 1 0 1 0 0 1 0 1 6 0 1 1 0 0 1 1 0 7 1 1 1 0 0 1 1 1 8 0 0 0 1 1 0 0 0 9 1 0 0 1 1 0 0 1 10 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 -Sơ đồ nguyên lý của bộ đếm thập phân: -Nguyên lý hoạt động:Đây là bộ đếm không đồng bộ,bộ đếm hoạt động bình thường cho đến xung thứ 10(Đếm từ 0 đến 9).Đến sườn sau của xung thứ 10 qua mạch AND đưa 1 xung vào các đầu reset và đưa bộ đếm trở về trạng thái ban đầu. Nguyên lý hoạt động của nó có thể mô tả bằng giản đồ sóng sau: 1 2 3 4 5 6 7 8 9 10 Clock A B E Clo ck C D -Bộ giảI mã từ NBCD  LED 7 thanh: Bảng chức năng: Đếm A B C D a b c d e f g 0 0 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 0 1 1 0 0 0 0 2 0 1 0 0 1 1 0 1 1 0 1 3 1 1 0 0 1 1 1 1 0 0 1 4 0 0 1 0 0 1 1 0 0 1 1 5 1 0 1 0 1 0 1 1 0 1 1 6 0 1 1 0 1 0 1 1 1 1 1 7 1 1 1 0 1 1 1 0 0 0 0 8 0 0 0 1 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 1 0 1 1 -Sơ đồ khối bộ giải mã: *)Căn cứ vào bảng chân lý có thể thiết lập hàm ra: a,b,c,d,e,f,g=F(A,B,C,D) -Vì dùng mã BCD để mã hoá các chử số thập phân chỉ sử dụng hết 10 tổ hợp mã đầu tiên,do đó ta sử dụng 6 tổ hợp còn lại để thực hiện tối thiểu hoá. A B C D Giải mả Sang ma trận 7 thanh a b c d e f g -Ta nhận thấy :từ bảng chân lý thì các khe sáng nhiều hơn khe tối.Do đó nếu viết hàm ra cho các khe sáng thì phức tạp hơn so với việc viết hàm ra cho các khe tối.Vởy ta thiết lập hàn ra cho các khe tối là các hàm đảo. a ,b ,c , d, e, f, g=F(A,B,C,D) a=A.B.C.D+A.B.C b=A.B.C+C.B.A=C(A  B) 0 0 x x x x x x 0 0 x x x x x x a 00 01 11 10 00 01 11 10 DC BA b 00 01 11 10 00 01 11 10 DC BA c=ABC 0 x x x x x x d=A.B.C.D+A.B.C+ABC d 00 01 11 10 00 01 11 10 DC BA c 00 01 11 10 00 01 11 10 DC BA e=A+BC 0 0 0 0 0 x x x x 0 x x f =A.D.C +AB +BC 0 0 0 0 x x x x 0 0 0 x x x x x x f 00 01 11 10 00 01 11 10 DC BA e 00 01 11 10 00 01 11 10 DC BA x x g=B .C .D +ABC 0 0 0 x x x x x x -Vậy ta có hàm ra: a=A.B.C.D+A.B.C 00 01 11 10 00 01 11 10 DC BA g b=A.B.C+C.B.A=C(A  B) c=A.B.C d=A.B.C.D+A.B.C+ABC e=A+BC f =A.D.C +AB +BC g=B .C .D +ABC Mạch thiết lập bộ đếm 10 dùng IC SN7493,dùng IC SN7448 giải mã và hiển thị thông qua LED 7thanh KATHODE chung: II/Ghép nối các bộ đếm: -Dùng các bộ đếm có Kđ=10,Kđ=6,Kđ=3 ta tiến hành nối ghép lại với nhau ta sẻt được bộ đếm 30,60 theo y muốn .Đôí với bộ đếm 30 ta tiến hành khử đi 6 trang thaí thừa ta sẻ được bộ đếm 24. *Bộ đếm 60: *Bộ đếm 24: Ta củng làm tương tự để thíêt kế bộ đếm 30,sau đó ta dùng các mạch logic để loại đi 6 trạng thái thừa. Sơ đồ bộ đếm 30 : -Ta nhận thấy rằng:để thiết lập bộ đếm 24 khi ở hàng đơn vị,ở trạng thái: 0101 và ở hàng chục,ở trạng thái:0010 thì bộ đếm phải được reset lại trạng thái ban đầu. Như vậy thì ta chỉ cần dùng 1 mạch AND 3 đầu vào để làm việc này. Khi đầu B của bộ đếm hàng chục là:1 đầu C và A của bộ đếm hàng đơnvị đều củng là :1 ta cần xoá bộ đếm về trạng thái ban đầu. -Để đấu nối giửa bộ đếm giờ và bộ đếm phút ta cũng làm như sau:Cứ khi bộ đếm phút đếm đến 59 và chuyển về 0 thì ta đưa 1 xung Clock vào để kích cho bộ đếm giờ hoạt động. -Ơ hàng chục của bộ đếm phút,khi trạng tháI của bộ đếm đạt đến 6,tức là ơ xung thứ 7:0110 và ở hàng đơn vị của bộ đếm phút đạt đến 10,tức là ở xung thứ 11:1010 thì trạng tháI của hệ phảI tức thì quay về trsngj tháI ban đầu. Ta đưa 2 chân B và Cở hàng chục bộ đếm phút vào một mạch AND ,2 chân D và B ở hàng đơn vị của bộ đếm phút vào một mạch AND ,đưa dầu ra cuả 2 mạch AND này vào một mạch AND rồi sau đó đưa vào CLOCK ở hàng đơn vị của bộ đếm giờ. Ta củng làm hoàn toàn tương tự khi nối ghép bộ đếm giây với bộ đếm phút. *Chỉnh giờ phút : -Để chỉnh giờ phút,tại các đầu đưa xung Clock tương ứng vào khối đếm giờ phút ta bố trí2 khoá K1,K2 như hình vẻ. Đếm giờ Đếm phút Đếm giây K1 K2 1Hz -Bình thường :K1 và K2 để ở vị trí 1. -Chỉnh giờ:K1 được chuyển về vị trí 2.Xung Clock (f=10 Hz) sẻ tác động vào bộ đếm giờ cho đến khi đặt được đúng giờ,khoá K1 lại được chuyển sang vi trí 1 ban đầu. B/hệ thống báo thức và đặt chuông I/Mạch tạo âm thanh đơn giản: 1.Yêu cầu: +Cứ sau 30 phút thì loa phát ra một tiếng kêu + Cứ sau 60 phút thì loa phát ra hai tiếng kêu -Ta có thể mô phỏng yêu cầu trên bằng giản đồ thời gian như sau: t=30’  =1s f=1Khz t=60’ 1 t 2 1,2=1s Cứ sau 30 phút thì từ bộ đếm sẻ tổ hợp và đưa ra 1 xung có =1sec .Xung này được đưa tới bộ tạo dao động và qua loa sẻ phát ra tiếng kêu trong khoảng thời gian 1 sec. Cứ sau 60 phút thì từ bộ đếm qua mạch tổ hợp sẻ đưa ra 2 xung có 1=2=1sec và cách nhau t=1sec.Hai xung này được đưa tới bộ tạo dao động đa hàI và sau đó tạo chuổi xung có tần số 1Khz và loa sẻ phát ra tiêng kêu kéo dàI 1sec và cách nhau t=1sec. Tới loa Xung ĐK P M R C Q N2 N1 -Mạch đa hài dùng phần tử logic NAND có sơ đồ như hình vẻ trên chỉ dao động khi và chỉ khi đầu vào 1 có mức logic”1”. -Thực chất là mạch dao động tichs thoát với: +C:phần tử tích năng lượng +R:phần tử thoát năng lượng Với sự đóng mở lần lượt của NAND1 (N1) và NAND2 (N2) (Chuyển từ trạng thía 0 và ngược lại). Trạng thái đầu: Khi chưa có xung vào trạng thái của N1(đầu ra)là:’1’(UP=3,6v) Trạng thái của N2(đầu ra)là :‘0’(UQ=0v) Do có sự chênh lệch điện thế giữa P và Q nên tụ điện C được nạp điện theo đường sau: P R  MtụCQ.ĐIửn áp trên tụ tăng dần cho tới khi UC3,6V. Thời gian nạp:Nạp=R.C Khi bắt đầu có xung vào kích,luc này qua mạch AND N1 ,đầu ra P lại chuyển từ ‘1’ sang ‘0’ Qua mạch AND N2 đầu ra Q lại chuyển từ ‘0’ sang ‘1’. Do có sự chênh lệch đIửn thế giữa P và Q nên tụ C bắt đầu phóng đIện theo đường sau: +CM RPN2Q-C với thời gian phóng:phóng=R.C Tại t=t1 UMUngưỡng nên: N1 chuyển từ ‘0’ sang ‘1’ N2 chuyển từ ‘1’ sang ‘0’ -Khi N2 chuyển từ trạng tháI 10 thì lúc này tại Q lại xuất hiện đột biến đIện áp từ 3,6V0V,tại P xuất hiện đột biến đIện áp từ 0V3,6V. Lúc này tụ C lại được nạp đIện theo đường sau:PRMtụ CQ ,UM lại tăng dần lên Cho đến thời đIúm t=t2 thì UM=Ungưỡng thì N1 lại chuyển từ:’1’’0’ N2 lại chuyển từ:’0’’1’ Và quá trình cứ tiếp diển như vậy khi vẫn còn xung kích. Ta nhận thấy rằng thời gian 1 chu kỳ phóng nạp là:=nạp+phóng=2RC. Quá trình hoật động của mạch (có thể) được biểu diển thông qua giản đồ trạng thái diện áp của UM,UP,UQ như sau: UM Ungưỡng t UM 1 1 0 0 0 t UQ 1 1 1 0 0 0 0 t Dùng IC để tạo mạch đa hài: SN7400: VCC RL=10 Rb Tín hiệu C R điều khiển Đưa ra Tín hiệu SN7400 2/Tạo tín hiệu điều khiển: a)Cứ 30 phut tạo ra 1 xung có =1sec đưa đến đầu điều khiển mạch tạo dao động đa hài tạo âm thanh để phát ra 1 tiếng kêu.Việc tạo ra 1 xung có =1sec được thực hiện như sau: Tới điều khiển bộ tạo dao Hàng chục Hàng đơn vị Hàng chục Hàng đơn vị Quá trình tạo xung được giải thích như sau thông qua giản đồ dạng sóng: */ở bộ đếm phút: Hàng chục A: A: B: =10 phút AND:A.B: 1 2 3 4 5 6 7 8 9 10 Xung Clock từ đếm giây A: A: D: AND:A.D: =10 phút Tại P : =1 phút Tại Q : AND(A.D)(A.B) = 1 phút *Bộ đếm giây: Hàng chục xung Clock đơn vị: A: B: C: AND(A.C): =10 sec Hàng đơn vị Clock : A: D: =1 sec AND(A.D): Tại Q: A.C: =10 sec =1 sec A.D: AND(A.C)(A.D): =1 sec Tại đầu ra : Hàng chục (A.B)(A.D) =60 sec Hàng đơn vị: =1 sec (A.C)(A.D) AND: [(A.B)(A.D)][(A.C)(A.D)] =1 sec Hoàn toàn tương tự như vậy ta có thể thiết kế để cho ra 2 xung kích khi bộ đếm đả đếm đủ 60 phút.Khi bộ đếm đả đếm được 60 phút, từ 0 đến 59 và bộ đếm giây củng ở trạng thái 59 thì ta can đưa ra 2 xung có f=1Hz,cách nhau =1 sec, lúc này trạng thái của bộ đếm là: ở bộ đếm phút:bộ đếm ở trạng tháI 59 có ngiả là ở hàng chục của bộ đếm là 5 (0101) Và ở hàng đơn vị của bộ đếm là 9(1001) ta càn tạo 2 xung kích có f=1Hz và cách nhau=1 sec. ở bộ đếm giây củng tương tự như vậy. 4.Khối đặt thời gian: -Ta củng thiết kế 1 bộ đếm như vậy,tuy nhiên ta không cần thiết kế bộ đếm giây vì ta không cần đặt giờ báo thức cho giây. 5.khối so sánh: -Từ khối đặt giờ và khối đồng hồ ta đua các đường so sánh giờ ,phút tới bộ so sánh. -Khối so sánh được cấu thành từ 2 IC:SN7485 và SN7400. -Khối so sánh được mô tả thông qua sơ đồ khối sau: -ở đầu ra tại thời gian cần báo thức sẻ có một chuổi xung được tạo ra ,mổi xung có =4 sec.Chuổi xung này sẻ được đưa đến khối tạo âm thanh qua khoá K3.Loa sẻ phát một chuổi các tiếng kêu,mổi tiêng kêu kéo dàI khoang =4 sec và hai tiếng kêu liên tiếp cách nhau một khoang thời gian =4 sec. Báo thức Đồng hồ So sánh Giờ So sánh phút Cổng logic Tới loa -Chuổi tiếng kêu phát ra loa sẻ kéo dài cho đến khi ta ngắt khoá K3 và nó sẻ tự động dừng lại sau 15 tiếng kêu. -Mô phỏng bằng giản đồ thời gian như sau: Xung từ khối =60 phút So sánh giờ Xung từ khối =1 phút so sánh phút =1 phút AND: Cho xung 1 phút này qua mạch tạo dao động đa hài (ở phần trước) với R,C phù hợp ta sẻ có được trong 1 phút này có 15 lần dao động với thời gian dao động là 4 sec,khoảng thời gian cách nhau là 4 sec.trong mổi lần dao động có 4 xung như yêu cầu đặt ra. *Mạch so sánh: a)Xây dựng mạch so sánh 1 bít: Bảng chức năng: A B A=B AB 0 0 1 0 0 0 1 0 1 0 1 0 0 0 1 1 1 1 0 0 Từ bảng chức năng của bộ so sánh 2 số nhị phân 1 bit ta có hàm biểu diễn trạng tháI ra của bộ so sánh theo 2 đầu vào như sau: OA=B=AB=AB +AB OA>B=AB OA<B=AB Từ các hàm ra ta có thể xây dựng được sơ đồ lôgic thực hiện chức năng của mạch như sau: d)Sơ đồ so sánh chân của IC 7485(IC so sánh 4 bit) A=B A>B A<B IA>B IA<B B2 IA=B A0 B0 A1 B1 A2 B3 A3 VCC A3 A2 B2 A1 B1 A0 B0 B3 AB AB GND Data Cascad Output Input input 16 15 14 13 12 11 10 9 SN 7485 1 2 3 4 5 6 7 8 -Bảng sự thật của IC 7485: Comparing inputs Cascading inputs Outputs A3,B3 A2,B2 A1,B1 A0,B0 A>B Ab A<B A=B A3>B3 x x x x x x H L L A3<B3 x x x x x x L H L A3=B3 A2>B2 x x x x x H L L A3=B3 A2<B2 x x x x x L H L A3=B3 A2=B2 A1>B1 A0>B0 x x x H L L A3=B3 A2=B2 A1<B1 A0<B0 x x x L H L A3=B3 A2=B2 A1=B1 A0=B0 x x x H L L A3=B3 A2=B2 A1=B1 A0=B0 x x x L H L A3=B3 A2=B2 A1=B1 A0=B0 H L L H L L A3=B3 A2=B2 A1=B1 A0=B0 L H L L H L A3=B3 A2=B2 A1=B1 A0=B0 L L H L L H Từ bảng chân lý ta có thể thiết lập bộ so sánh 4 bit như sau: Ơ chế độ A=B thì chân Cascading inputs có thể có 3 trương hợp như trên,do vậy để lấy ra được trạng tháI bằng nhau thì ta có thể lấy 2 chân A>B và A<B ở Cascading inputs nối với đất(mức 0) và chân A=B nối +VCC(mức 1). Ground B0 9 8 10 7 11 6 12 SN 5 13 7485 9 8 A0 B1 A1 A2 B2 A3 B3 Ground B0 A0 B1 A1 A2 B2 A3 B3 Ground B0 A0 B1 A1 A2 B2 A3 B3 Ground B0 A0 Tới tạo âm than B1 A1 A2 B2 A3 B3 *)Chuyển mạch: -chuyển mạch có chức năng như trên được thiết lập thông qua IC74LS224. -IC 74LS244 có 8 tầng đệm không đảo được cấu tạo như hình sau: VCC 19 18 17 16 15 14 13 1