Tự động hoá thiết bị điện Chương 4: đại số lôgic

Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 1 Giới thiệu về đại số lôgic Các cách biểu diễn hμm lôgic Mối quan hệ giữa bảng chân lí, biểu thức lôgic vμ bảng Cacno Tối giản hμm lôgic Các cổng lôgic cơ bản Sự t−ơng đ−ơng giữa sơ đồ mạch điện vμ hμm lôgic Ch−ơng 4: đại số lôgic Giới thiệu về đại số lôgic Trạng tháI lôgíc Các phép toán cơ sở Các tính chất quan trong của đại số lôgic Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 2 Trạng tháI lôgic Khi ta muốn đề cập đến những đối t−ợng chỉ tồn tại 2 trạng thái ổn định. Ví dụ: Trong mạch lôgic, sự tồn tại hoặc không tồn tại tín hiệu. Sự có điện hoặc không có điện của một thiết bị Các phép toán cơ sở Phép phủ định Phép cộng Phép nhân Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 3 phép phủ định Nếu A = 0, thì A = 1 Nếu A = 1, thì A = 0 A A phép Cộng A Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 4 phép nhân A Các tính chất quan trọng của đại số lôgic A Tính chất hoán vị của phép cộng vμ phép nhân Tính chất kết hợp của phép cộng vμ phép nhân Tính chất phân phối của phép cộng vμ phép nhân Các tính chất t−ơng đ−ơng Luật De Morgan Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 5 Tính chất hoán vị của phép cộng vμ phép nhân A (=) (=) (=) (=) Tính chất kết hợp của phép cộng vμ phép nhân A (=) (=) (=) (=) Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 6 Tính chất phân phối của phép cộng vμ phép nhân A (=) (=) Các tính chất t−ơng đ−ơng A (=) (=) Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 7 (=) (=) (=) (=) Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 8 Luật De Morgan Tách Tách Khảo sát ví dụ sau Các cách biểu diễn hμm lôgic Biểu diễn bằng bảng chân lí Biểu diễn bằng biểu thức Biểu diễn d−ới dạng bảng Cacnô Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 9 Biểu diễn bằng bảng chân lí Bảng chân lí đ−a ra các trạng thái của các biến tham gia trong hμm, đồng thời đ−a ra giá trị kết quả của hμm số 011111 101001 110010 000100 BABA Hàm Y7 BiếnHàm Y8 Biến Biểu diễn bằng biểu thức Đ−ợc thể hiện d−ới 2 dạng Maxterm (Mi) hoặc Minterm (mi) – Minterm (mi): Tổng của tích các biến, mỗi số hạng của tổng có đủ mặt các biến. – Ví dụ: Y(A,B,C) = Σm(3,4,5,6,7) = m3 + m4 + m5 + m6 + m7 = A’BC + AB’C’ + AB’C + ABC’ + ABC – Maxterm (Mi): Tích của tổng các biến, mỗi số hạng của tích có đủ mặt các biến. – Ví dụ: Y(A,B,C) = ΠM(0,1,2) = (A+B+C)(A+B+C’)(A+B’+C) Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 10 Biểu diễn d−ới dạng bảng Cacnô Mỗi bảng có 2n ô, mỗi ô t−ơng ứng với một tổ hợp biến minterm (mi) hoặc maxterm (Mi), 2 ô liền kề nhau chỉ khác nhau 1 biến. Ta chú ý tới các dãy số: 00 01 11 10, dãy số nμy tuân theo trật tự của mã Gray. Mã Gray Tạo 2 số 0, 1 theo cột Tạo g−ơng ảo d−ới số 1 Tiến hành soi g−ơng Phần trên g−ơng thêm 2 số 0 Phần d−ới g−ơng thêm 2 số 1 Tạo g−ơng ảo phía d−ới cùng Tiến hành soi g−ơng Phần trên g−ơng thêm 4 số 0 Phần d−ới g−ơng thêm 4 số 1 Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 11 Mối quan hệ giữa bảng chân lí, biểu thức lôgic vμ bảng Cacno Mối quan hệ giữa bảng chân lí vμ biểu thức minterm (mi). Mối quan hệ giữa bảng chân lí vμ biểu thức maxterm (Mi). Mối quan hệ giữa bảng Cacnô vμ biểu thức minterm (mi). Mối quan hệ giữa bảng Cacnô vμ biểu thức maxterm (Mi). Mối quan hệ giữa bảng chân lí vμ biểu thức minterm (mi). A B C F F’ Biểu thức minterm đ−ợc thể hiện nh− sau: Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 12 Mối quan hệ giữa bảng chân lí vμ biểu thức maxterm (Mi). Biểu thức maxterm đ−ợc thể hiện nh− sau: Mối quan hệ giữa bảng Cacnô vμ biểu thức minterm (mi). Trong bảng Cacnô, ta quan tâm đến các ô có giá trị lôgic bằng 1, các ô này chính là tổ hợp của tích các biến khiến hàm có giá trị lôgic bằng 1. Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 13 Mối quan hệ giữa bảng Cacnô vμ biểu thức maxterm (Mi) Trong bảng Cacnô, ta quan tâm đến các ô có giá trị lôgic bằng 0, các ô này chính là tổ hợp của tổng các biến khiến hàm có giá trị lôgic bằng 0. Y Tối giản hμm lôgic Tối giản bằng biến đổi giải tích. Tối giản bằng bảng Cacno Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 14 Tối giản bằng biến đổi giải tích. Dựa vμo các tính chất của đại số lôgic, ta thực hiện các biến đổi giải tích sao cho giảm dần số l−ợng các biến hoặc tổ hợp các biến trong hμm. áp dụng: BABABAA =++ ; BADCBADBACBADCBA BADCBA BDDACBA BDDACCBA DCBDCACBA ++=++=++= =+++= =+++= =+++= =+++ )( )( )( Tối giản bằng bảng Cacno Với minterm (mi) – Biểu diễn hàm trên bảng Cácnô – Xác định các vòng ô phủ số ô tối đa có giá trị bằng 1 hoặc không xác định nằm kề nhau hoặc đối xứng nhau, sao cho số ô bằng 2n. – Tìm hàm tối thiểu (để lại các biến giống nhau, biến khác nhau bị loại trừ), nếu các biến giống nhau có giá trị 0 thì ta dùng kí hiệu đảo, còn nếu có giá trị 1 ta để nguyên. Ví dụ: Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 15 Với maxterm (Mi) – Biểu diễn hàm trên bảng Cácnô – Xác định các vòng ô phủ số ô tối đa có giá trị bằng 0 hoặc không xác định nằm kề nhau hoặc đối xứng nhau, sao cho số ô bằng 2n. – Tìm hàm tối thiểu (để lại các biến giống nhau, biến khác nhau bị loại trừ), nếu các biến giống nhau có giá trị 1 thì ta dùng kí hiệu đảo, còn nếu có giá trị 0 ta để nguyên. Ví dụ: Ví dụ 1: Y = BC + AB + AC Ví dụ 2: Ví dụ 3: Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 16 Ví dụ 4: Ví dụ 5: Ví dụ 6: Ví dụ 7: Ví dụ 8: Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 17 Ví dụ 9: Ví dụ 10: Các cổng lôgic cơ bản Cổng thực hiện phép cộng đảo lôgic (cổng NOR) Cổng NOR thiết kế với TTL (Hở mạch collector) Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 18 Cổng NOR thiết kế với CMOS Cổng thực hiện phép cộng hoặc (cổng OR) Cổng OR thiết kế với TTL (Collector hở mạch) Cổng NOR Đảo Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 19 Cổng OR thiết kế với CMOS Cổng OR Đảo Cổng thực hiện phép NAND Cổng NAND thiết kế với TTL (Collector hở mạch) Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 20 Cổng NAND thiết kế với CMOS Cổng thực hiện phép AND Cổng AND thiết kế với TTL (Collector hở mạch) Cổng AND Đảo Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 21 Cổng AND thiết kế với CMOS Cổng AND Đảo Cổng thực hiện phép NOT Cổng NOT thiết kế với TTL (Collector hở mạch) Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 22 Cổng NOT thiết kế với CMOS Sự t−ơng đ−ơng giữa sơ đồ mạch điện vμ hμm lôgic Hμm OR Hμm AND Hμm NOT Hμm NAND Hμm NOR Hμm Ex-OR Hμm NOT với cuộn hút trung gian Hμm AND với cuộn hút trung gian Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 23 Hμm OR Hai tiếp điểm th−ờng hở (NO) mắc song song t−ơng đ−ơng nh− hai đầu vào hàm OR Hμm AND Hai tiếp điểm th−ờng hở (NO) mắc nối tiếp t−ơng đ−ơng nh− hai đầu vào hàm AND Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 24 Hμm NOT Một tiếp điểm th−ờng kín (NC) mắc trong mạch t−ơng đ−ơng đầu vào hàm NOT Hμm NAND Hai tiếp điểm th−ờng kín (NC) mắc song song t−ơng đ−ơng với 2 đầu vào hàm NAND Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 25 Hμm NOR Hai tiếp điểm th−ờng kín (NC) mắc nối tiếp t−ơng đ−ơng với 2 đầu vào hàm NOR Hμm Ex-OR Hàm Ex-OR này t−ơng đ−ơng nh− hai công tắc cầu thang mắc song song với nhau. Tự động hoỏ thiết bị điện GV: Nguyễn Vũ Thanh 26 Hμm NOT với cuộn hút trung gian Mục đích cần đạt đ−ợc là: Tiếp điểm đóng lại (mức lôgíc 1) khiến đèn tắt (mức lôgíc 0). Hμm AND với cuộn hút trung gian Mục đích cần đạt đ−ợc là: 2 tiếp điểm cùng tác động (mức lôgíc 1) khiến đèn sáng (mức lôgíc 1).