Chương 6 – Các vi xử lý và công nghệ tiên tiến

HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ Giảng viên: TS. Hoàng Xuân Dậu Điện thoại/E-mail: dauhoang@vnn.vn Bộ môn: Khoa học máy tính - Khoa CNTT1 Học kỳ/Năm biên soạn: Học kỳ 1 năm học 2009-2010 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 2 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN NỘI DUNG A. Giới thiệu các VXL dựa trên kiến trúc IA-32 và Intel 64 1. Các vi xử lý x86 (8086, 80286, 80386, 80486) 2. Các vi xử lý dòng Intel Pentium (Pen I, II, III, M v à IV) 3. Các vi xử lý dòng Xeon, Core và Atom B. Các kiến trúc & công nghệ VXL tiên tiến 4. Vi kiến trúc P6 5. Mô tơ thực thi không theo trật tự (Out of Order Execution) 6. Vi kiến trúc Intel NetBurst 7. Vi kiến trúc Intel Core 8. Vi kiến trúc Intel Atom 9. Tập lệnh SIMD 10.Công nghệ Hyper-Threading 11.Kiến trúc Intel 64 12.Công nghệ ảo hoá BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 3 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 1. Các vi xử lý x86 - 8086  8086 là VXL đầu tiên của kiến trúc IA-32  Thanh ghi 16 bits  Bus: data bus 16-bit; address bus 20-bit  Không gian bộ nhớ max: 1MB  Bộ nhớ được phân đoạn (segmentation): mỗi đoạn có kích thước 64KB.  Địa chỉ logic ô nhớ: Segment : Offset Địa chỉ đoạn : địa chỉ lệch BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 4 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 1. Các vi xử lý x86 - 80286  Data bus 16-bit, address bus 24-bit  Không gian bộ nhớ max: 16MB  Hỗ trợ quản lý bộ nhớ ảo  Hỗ trợ hoạt động ở chế độ bảo vệ (protected mode).  Các cơ chế bảo vệ:  Kiểm tra giới hạn đoạn  Lựa chọn Read-only và Execute-only  4 mức đặc quyền BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 5 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 1. Các vi xử lý x86 - 80386  Là VXL 32-bit đầu tiên của dòng kiến trúc IA-32  Sử dụng các thanh ghi 32 bits  Data bus 32-bit, address bus 32-bit  Không gian bộ nhớ max: 4GB  Tương thích tốt với các VXL 8086 và 286  Hỗ trợ thực hiện lệnh song song  Hỗ trợ các phương thức quản lý bộ nhớ:  Phân đoạn (Segment Memory Model)  Phân trang (Page Memory Model)  Tuyến tính (Flat Memory Model) BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 6 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 1. Các vi xử lý x86 - 80486  Hỗ trợ thực hiện lệnh song song tốt hơn 386.  Việc thực hiện lệnh được chia thành 5 giai đoạn: 5 lệnh chạy song song trong pipeline  Tích hợp cache L1 8KB  Tích hợp đồng xử lý số thực 487  Tích hợp khả năng quản lý nguồn và quản lý hệ thống BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 7 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 2. Các vi xử lý Pentium I  Hỗ trợ 2 ống lệnh: u và v pipes, có thể thực hiện 2 lệnh/1 chu kỳ đồng hồ  Tích hợp 8KB cache L1 cho mã lệnh và 8KB cache L1 cho dữ liệu  Tích hợp khả năng dự đoán rẽ nhánh  Đường dữ liệu trong 128 và 256 bits  Bus dữ liệu ngoài có thể tăng lên 64 bits  Hỗ trợ công nghệ MMX (sử dụng SIMD) BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 8 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 2. Các vi xử lý Pentium II  Hỗ trợ công nghệ MMX cải tiến  Tích hợp 16KB cache L1 cho mã lệnh và 16KB cache L1 cho dữ liệu  Tích hợp cache L2 với nhiều lựa chọn: 256, 512 và 1MB  Hỗ trợ tính năng quản lý nguồn nâng cao  Sử dụng khe cắm kiểu Slot 1 BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 9 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 2. Các vi xử lý Pentium III  Giới thiệu tập lệnh SSE (Streaming SIMD Extensions):  Hỗ trợ tập các thanh ghi 128 bit  Tăng tốc các lệnh đồ hoạ 3D  Tần số làm việc từ 450MHz – 1.4GHz  Tích hợp 2 mức cache  Sử dụng khe cắm kiểu Socket 370 BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 10 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 2. Các vi xử lý Pentium IV  Dựa trên vi kiến trúc Intel NetBurst  Hỗ trợ các tập lệnh tiên tiến SSE, SSE2, SSE3 Một số phiên bản Pentium 4 mới hỗ trợ công nghệ siêu phân luồng (hyper- threading)  Các phiên bản Pentium 4 672 và 662 hỗ trợ công nghệ ảo hoá (Virtualization Technology). BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 11 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 2. Các vi xử lý Pentium M  Là VXL được thiết kế cho các máy tính xách tay: tiêu thụ điện năng thấp, hiệu cao  Các tính năng tiên tiến của Pentium M:  Thực thi động (Dynamic execution)  On-chip 32K data L1 cache, 32K instruction L1 cache  On-chip L2 cache - đến 2MB  Advanced Branch Prediction and Data Prefetch Logic  Hỗ trợ các tập lệnh MMX, SSE và SSE2  Công nghệ quản lý nguồn tiên tiến Intel Speedstep BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 12 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 3. Các vi xử lý dòng Xeon  Được thiết kế riêng cho các máy chủ nhiều CPU có hiệu năng cao  Các VXL Intel Xeon dựa trên vi kiến trúc Intel P6, NetBurst và Core  Dòng Intel Xeon MP hỗ trợ công nghệ siêu phân luồng (hyper- threading)  Dòng Intel Xeon 5100 dựa trên vi kiến trúc Core và Intel 64 tiết kiệm năng lượng và cho hiệu năng cao. Đồng thời nó cũng hỗ trợ công nghệ ảo hoá (Virtualization Technology). BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 13 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 3. Các vi xử lý dòng Core Duo & Core Solo  Dựa trên vi kiến trúc Core. Core Solo đơn nhân có nhiều cải tiến so với Pentium M.  Các tính năng tiên tiến:  Smart Cache cho phép chia sẻ dữ liệu giữa 2 nhân  Cải tiến pha giải mã và thực hiện các lệnh SIMD  Các công nghệ giảm tiêu hao điện: Dynamic Power Coordination và Enhanced Intel Deeper Sleep  Intel Advanced Thermal Manager sử dụng các sensor số BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 14 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 3. Các vi xử lý dòng Atom  Dựa trên vi kiến trúc Atom và công nghệ 45nm.  Vi kiến trúc Atom tối ưu hoá cho các thiết bị có kích thước nhỏ và tiêu thụ ít năng lượng  Các đặc điểm tiên tiến:  Enhanced SpeedStep Technology  Deep Power Down Technology with Dynamic Cache Sizing  Intel Virutalization Technology  Intel 64 architechure BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 15 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 4. Vi kiến trúc P6 BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 16 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 4. Vi kiến trúc P6  Vi kiến trúc P6 đầu tiên được sử dụng trong Pentium Pro (sau Pen I). Sau đó kiến trúc này được tích hợp thêm cache L2 (còn gọi là Advanced Transfer Cache)  Vi kiến trúc P6 hỗ trợ ống lệnh siêu vô hướng có khả năng thực hiện trung bình 3 lệnh/CK đồng hồ.  Ống lệnh của P6 gồm 12 giai đoạn có hỗ trợ thực hiện lệnh không theo trật tự (out-of-order execution).  P6 hỗ trợ 2 mức cache:  Cache L1 gồm 2 phần: 8K cache lệnh và 8K cache dữ liệu được kết nối trực tiếp với ống lệnh  Cache L2 có thể là 256K, 512K hoặc 1MB kết nối với nhân CPU nhờ bus 64 bits BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 17 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 4. Vi kiến trúc P6  Hạt nhân của vi kiến trúc P6 là cơ chế thực hiện lệnh không theo trật tự (out-of-order execution) hay còn gọi là thực thi động (dynamic execution).  Cơ chế thực thi động gồm 3 phần: 1. Deep Branch Prediction: cho ph ép VXL giải mã các lệnh bên ngoài cách lệnh rẽ nhánh giúp cho ống lệnh luôn được điền đầy. P6 được tích hợp các thuật toán dự đoán rẽ nhánh được tối ưu hoá ở mức cao để dự đoán hướng thực hiện của lệnh; 2. Dynamic data flow analysis: yêu c ầu phân tích luồng dữ liệu chuyển qua VXL theo thời gian thực để xác định các phụ thuộc và khả năng thực hiện các lệnh không theo trật tự; BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 18 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 4. Vi kiến trúc P6  Cơ chế thực thi động gồm 3 phần: 3. Speculative execution: • VXL có khả năng thực hiện các lệnh bên ngoài một lệnh rẽ nhánh có điều kiện chưa được thực hiện xong; • Sau đó hệ thống sẽ lưu kết quả của lệnh theo trật tự ban đầu của các lệnh • P6 thực hiện Speculative execution bằng cách: – Tách việc thực hiện lệnh khỏi việc xử lý kết quả – Sử dụng kết quả phân tích luồng dữ liệu để thực hiện tất cả các lệnh sắn có và lưu kết quả vào các thanh ghi tạm thời – Khối Retirement Unit sẽ tìm các lệnh đã thực hiện xong và không còn phụ thuộc dữ liệu cũng như liên quan đến các lệnh rẽ nhánh chưa hoàn thất để xử lý và lưu kết quả ra bộ nhớ theo trật tự ban đầu của nó. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 19 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 5. Mô tơ thực thi không theo trật tự BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 20 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 6. Vi kiến trúc Intel NetBurst BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 21 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 6. Vi kiến trúc Intel NetBurst  The Rapid Execution Engine  Các ALU chạy với tốc độ gấp đôi tần số của CPU  Các lệnh cơ sở với số nguyên có thể được thực hiện trong ½ CK đồng hồ  Hyper-Pipelined Technology  Ống lệnh dài cho phép CPU hoạt động với xung nhịp rất cao  Có khả năng mở rộng tốt trong tương lai  Advanced Dynamic Execution  Deep, out-of-order, speculative execution engine • Tối đa 126 lệnh được xử lý đồng thời • Tối đa nạp đồng thời 48 lệnh, lưu được 24 lệnh  Khả năng dự đoán rẽ nhánh được cải tiến • Giảm được penalty khi đoán sai - điều thường gặp với các ống lệnh dài (nhiều giai đoạn) • Sử dụng thuật toán dự đoán rẽ nhánh tiên tiến • Mảng lưu các đích rẽ nhánh chứa được 4K phần tử BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 22 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 6. Vi kiến trúc Intel NetBurst  Hệ thống cache mới  Cache L1 (64 bytes/line) • Advanced Execution Trace Cache lưu c ác lệnh đã giải mã • Execution Trace Cache triệt tiêu trễ giải mã trong vòng lặp thực hiện lệnh • Độ trễ rất thấp  Cache L2 (64 bytes/line) • Cache L2 còn gọi là Advance Transfer Cache 8 đường được tích hợp trên chip • Băng thông và hiệu năng tăng theo tần số làm việc của CPU  Hệ thống bus mới  Hỗ trợ quad-pumped, cho phép đạt tốc độ truyền dẫn đến 4 lần tốc độ hiệu dụng  Có khả năng đạt băng thông 8,5GB/s BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 23 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 6. Vi kiến trúc Intel NetBurst  Kiến trúc siêu vô hướng tăng tốc xử lý song song tốt hơn Mở rộng tập thanh ghi phần cứng sử dụng với kỹ thuật đổi tên thanh ghi  giảm các hạn chế với không gian tên của thanh ghi.  NetBurst Out-Of-Order Execution Core  Cung cấp khả năng thực hiện các lệnh không theo trật tự  nâng cao khả năng xử lý song song  Các lệnh có thể được sắp xếp lại sao cho nếu một vi thao tác bị trễ thì các vi thao tác khác sẽ được thay thế thực hiện  CPU sử dụng một số bộ đệm để lưu luồng các vi thao tác  Có khả năng tiếp nhận để thực hiện đồng thời đến 6 vi thao tác trong 1 CK đồng hồ. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 24 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 6. Vi kiến trúc Intel NetBurst  Retirement Unit  Retirement Unit tiếp nhận các kết quả từ các vi thao tác đã được thực hiện  Xử lý và cập nhật các kết quả theo trật tự ban đầu của chương trình.  Bộ phận Reorder Buffer lưu toàn bộ các vi thao tác đã được thực thi và cập nhật trật tự của chúng.  Retirement Unit cũng lưu vết các lệnh rẽ nhánh và gửi các thông tin cập nhật về đích rẽ nhánh đến BTB. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 25 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 7. Vi kiến trúc Intel Core BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 26 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 7. Vi kiến trúc Intel Core  Intel Wide Dynamic Execution  Ống lệnh 14 giai đoạn  3 ALU  4 bộ giải mã có khả năng giải mã đến 5 lệnh/1 CK đồng hồ  Macro-fusion và micro-fusion nhằm cải thiện thông lượng  Có khả năng tiếp nhận thực thi đến 6 vi thao tác/1 CK đồng hồ  Retirement Unit có khả năng xử lý đến 4 vi thao tác/1 CK đồng hồ  Dự đoán rẽ nhánh tiên tiến BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 27 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 7. Vi kiến trúc Intel Core  Intel Advanced Smart Cache  Cache L2 có dung lượng đến 4MB với 16 đường kết hợp  Tối ưu hoá truy nhập cho nhiều nhân và các môi trường thực thi đơn luồng  Sử dụng bus 256 bit cho trao đổi dữ liệu giữa cache L2 và L1  Smart Memory Access  Sử dụng các kỹ thuật đọc trước từ bộ nhớ để giảm miss cho cache khi lệnh được thực thi không theo trật tự: • Đọc trước sử dụng phần cứng để giảm trễ trong trường hợp gặp miss ở cache L2 • Đọc trước sử dụng phần cứng để giảm trễ trong trường hợp gặp miss ở cache L1 • Sử dụng kỹ thuật Memory disambiguation cho ph ép nâng cao hiệu quả của mô tơ thực thi speculative execution. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 28 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 7. Vi kiến trúc Intel Core  Advanced Digital Media Boost  Có khả năng thực hiện các lệnh hầu hết các lệnh SIMD 128 bits trong 1 CK đồng hồ  Có khả năng thực hiện đến 8 thao tác dấu phảy động trong 1 CK đồng hồ  Cung cấp 3 cổng tiếp nhận các lệnh SIMD để thực hiện. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 29 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 7. Vi kiến trúc Intel Core  The Front-End:  Khối giải mã có khả năng giải mã 4 lệnh trong 1 CK đồng hồ hoặc lệnh trong 1 CK đồng hồ sử dụng macrofusion  Macrofusion kết nối phần chung của 2 lệnh thành một lệnh đã giải mã tăng thông lượng giải mã  Đơn vị đọc lệnh đọc trước lệnh vào hàng đợi  luôn cung cấp đủ lệnh cho bộ giải mã  Microfusion kết nối phần chung của 2 vi thao tác thành một vi thao tác  tăng thông lượng của Retirement Unit  Bộ phận dự đoán rẽ nhánh sử dụng phần cứng cho phép xử lý nhiều dạng rẽ nhánh và nâng cáo hiệu quả dự đoán  Thuật toán dự đoán rẽ nhánh hướng dẫn đơn vị đọc lệnh đọc các lệnh có khả năng được thực hiện cao để giải mã. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 30 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 7. Vi kiến trúc Intel Core  The Execution Core:  Có khả năng tiếp nhận & thực thi đến 6 vi thao tác trong 1 CK đồng hồ  Retirement Unit có khả năng xử lý đến 4 lệnh trong 1 CK đồng hồ  3 ALU  3 cổng tiếp nhận các lệnh SIMD  Có khả năng thực hiện các lệnh hầu hết các lệnh SIMD 128 bits trong 1 CK đồng hồ  Có khả năng thực hiện đến 8 thao tác dấu phảy động trong 1 CK đồng hồ  Giảm thời gian trễ truy nhập bộ nhớ sử dụng Smart Memory Access BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 31 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 8. Vi kiến trúc Atom BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 32 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 8. Vi kiến trúc Atom  Vi kiến trúc Atom được tối ưu hoá cho hiệu năng và tiết kiệm điện năng cho các hệ thống đơn và đa luồng sử dụng các kỹ thuật:  Advanced Micro-Ops Execution  Intel Smart Cache  Efficient Memory Access  Intel Digital Media Boost  Intel Virtual Technology  Atom được sử dụng phổ biến trong các thiết bị “siêu di động” như netbook. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 33 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 9. Tập lệnh SIMD  SIMD – Single Instruction Multiple Data b ắt đầu được sử dụng trong các CPU kể từ Pentium II và Pentium II MMX phục vụ các ứng dụng đồ hoạ  SIMD có nhiều mở rộng: MMX, SSE (Streaming SIMD Extensions), SSE2, SSE3, SSSE3 (Supplemental SSE3) v à SSE4  Các lệnh SIMD với số nguyên sử dụng các thanh ghi 64-bit MMX hoặc 128-bit XMM  Các lệnh SIMD với số thực sử dụng các thanh ghi 128-bit XMM. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 34 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 9. Tập lệnh SIMD  Các lệnh MMX có thể xử lý hiệu quả các mảng hoặc các luồng số nguyên  Các lệnh SSE có thể xử lý cả số nguyên và số thực. Chúng có thể được sử dụng hiệu quả trong các ứng dụng 3-D hoặc nén và giải nén hình ảnh  SSE2 mở rộng khả năng của SSE - hỗ trợ các lệnh số nguyên với các thanh ghi XMM 128 bits.  SSE3, SSE4 cung cấp các lệnh xử lý hiệu quả các số thực dấu phảy động. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 35 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 10. Công nghệ Hyper-Threading  Hyper-Threading Technology (HT Techn ology ) được phát triển để cải thiện hiệu năng cho các VXL dựa trên kiến trúc IA-32 khi sử dụng với:  Các HĐH đa luồng (multi-threaded)  Các ứng dụng đơn luồng chạy trong môi trường đa nhiệm  HT Technology cho phép một CPU vật lý hai hay nhiều luồng mã lệnh đồng thời sử dụng các tài nguyên chia sẻ. Mỗi luồng có thể coi như 1 CPU logic với đầy đủ tập các thanh ghi của nó: thanh ghi dữ liệu, đoạn, điều khiển và debug. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 36 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 10. Công nghệ Hyper-Threading BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1 Trang 37 CHƯƠNG 6 – CÁC VI XỬ LÝ VÀ CÔNG NGHỆ TIÊN TIẾN 11. Kiến trúc Intel 64  Không gian địa chỉ:  64 bits không gian địa chỉ tuyến tính cho phần mềm  40 bi