Kỹ thuật máy tính - Kỹ thuật số

TRƯỜNG ĐẠI HỌC GIAO THÔNG VẬN TẢIKhoa Điện Điện TửBộ Môn Kỹ Thuật Máy TínhSlide Bài GiảngKỸ THUẬT SỐGiảng Viên: NGUYỄN THỊ BÉ TÁMEmail: tamnguyenvtcntt@gmail.com1Phân bố thời gianThời gian học: 45 tiếtLý thuyết: 30 tiết, giảng trên lớpBài tập: 7 tiết, trên lớpThực hành: 8 tiết, tại phòng thí nghiệmĐánh GiáThi cuối kỳ: 70% (thi vấn đáp, không sử dụng tài liệu)Điểm quá trình: 30%Kiểm tra giữa kỳ: 15% (thi viết, không dùng tài liệu)Thực hành (bài tập lớn) : 10%Chuyên cần, bài tập: 5%Tài liệu chínhSlide Bài GiảngSách “Kỹ thuật số” – Trần Hoài An, Phạm Hồng SơnTài liệu tham khảoKỹ thuật số 1 – Nguyễn Như AnhDigital Systems – RONALD J. TOCCICác sách về Kỹ thuật sốPhần mềm mô phỏng: Circuimaker2Nội dung môn họcLý thuyếtC1: Các hệ thống số đếm – Bài tậpC2: Các cổng logic cơ bản và đại số boole – Bài tậpC3: Các họ vi mạch số - Thực hànhC4: Mạch tổ hợp – Bài tậpC5: Mạch tuần tự - Bài tậpC6: Mạch số học – Bài tậpC7: Bộ nhớ -Thực hànhThực hànhMô phỏng phần mềm CircuimakerCác kit thí nghiệm về các mạch số cơ bản3Chương 1: Các hệ thống số đếmKhái niệm hệ thống số đếmCách chuyển đổi các hệ thống số đếmMã số học41.1 Khái niệm hệ thống số đếmCơ số: Số ký tự dùng để biểu diễn trong hệ một thống số đếm, ký hiệu r.Trọng số: biểu diễn cho vị trí của một con số trong chuỗi số Trọng số vị trí i = Cơ sốvị trí iGiá trị một chuỗi số: Giá trị =  Ký số x trọng sốChương 1: Các hệ thống số đếm51.1 Khái niệm hệ thống số đếmSố thập phân (Decimal), cơ số r = 10Chương 1: Các hệ thống số đếm61.1 Khái niệm hệ thống số đếmSố nhị phân (binary) cơ số r = 2Chương 1: Các hệ thống số đếm71.1 Khái niệm hệ thống số đếmBát phân, cơ số r = 8Chương 1: Các hệ thống số đếm81.1 Khái niệm hệ thống số đếmThập lục phân (Hexa), cơ số r =16Chương 1: Các hệ thống số đếm9 Chuyển nhị phân, bát phân, thập lục phân sang hệ thập phânGiá trị thập phân=  Ký số x trọng sốChương 1: Các hệ thống số đếm10Chuyển đổi từ thập phân sang nhị phân (1)Chuyển đổi từ thập phân sang nhị phânPhần nguyên:Chương 1: Các hệ thống số đếm11Chuyển đổi từ thập phân sang nhị phân(2)Phần thập phânChương 1: Các hệ thống số đếm12Chuyển đổi từ thập phân sang bát phân và thập lục phânCách thực hiện: Tương tự như cách chuyển từ hệ thập phân sang nhị phânChương 1: Các hệ thống số đếm13Nhị phân sang bát phânGián tiếp: Nhị phân -> thập phân -> bát phânTrực tiếp: Phần nguyên: Từ dấu chấm thập phânNhóm lần lượt 3 bit về phía bên trái và thành một số bát phân. Ví dụ: 110101102 = 3288 Phần phân: Từ dấu chấm thập phânNhóm lần lượt 3 bit về phía bên phải và thành một số bát phân. Ví dụ: .100111012 = . 4728Chương 1: Các hệ thống số đếm14Gián tiếp: Bát phân -> Thập phân->Nhị phânTrực tiếp: Mỗi chữ số bát phân chuyển thành số nhị phân 3 bit:Ví dụ: 54318 = 1011000110012 Bát phân sang nhị phânChương 1: Các hệ thống số đếm15Nhị phân sang thập lục phânGián tiếp: Nhị phân -> thập phân -> thập lục phânTrực tiếp: Phần nguyên: Từ dấu chấm thập phânNhóm lần lượt 4 bit về phía bên trái và thành một số bát phân. Ví dụ: 1110100110=3A616Phần phân: Từ dấu chấm thập phânNhóm lần lượt 3 bit về phía bên phải và thành một số bát phân. Ví dụ: .100111110012 = .9F216Chương 1: Các hệ thống số đếm16Tóm tắt chuyển đổi các hệ thống số đếmChú ý: Có nhiều cách để chuyển đổi giữa các hệ thống số đếm, tuy nhiên ta nên chọn cách nào để thực hiên nhanh nhất? Chương 1: Các hệ thống số đếm17Bảng chuyển đổiChương 1: Các hệ thống số đếm18Mã số họcĐịnh nghĩa: để biểu diễn chữ số thập phânPhân loại:Mã nhị phânMã BCDMã Quá 3 Mã GrayMã LED 7 đoạnChương 1: Các hệ thống số đếm19Mã BCD ( binary code decimal)Mỗi chữ số thập phân được biễu diễn bằng 4 bit nhị phânSo sánh mã BCD và mã nhị phânNhận xét:Mã nhị phân dùng số bit ít hơn nhưng tính toán phức tạp ngược lại mã BCD dùng nhiều bit nhưng tính toán đơn giảnChương 1: Các hệ thống số đếm20Mã BCD21Mã Gray22Chương 2:Các cổng logic cơ bản và đại số Boole2.1 Biến và hằng trong đại số boole2.2 Bảng chân trị2.3 Các tiên đề và định lý đại số Boole2.4 Các cổng logic cơ bản2.5 Các phương pháp biểu diễn hàm Boole2.6 Tối thiểu hóa hàm Boole2.7 Bài tập232.1 Biến và hằng trong đại số booleBiến: biểu diễn đại lượng nào đó chỉ nhận giá trị 0 và 1Hằng: chỉ nhận giá trị 0 và 10: không có phần tử của không gian1: toàn bộ không gianVí dụ: Xét khu dân cư có 100 ngườiGọi x: nữ (60 người), nam: ? ngườiGọi y: già (20 người), trẻ: ? NgừơiCác phép toán cơ bảnCộng logic: ORNhân logic: ANDLấy bù: NOTChương 2: Các cổng logic cơ bản và đại số Boole242.1 Biến và hằng trong đại số booleGiá trị 0 và 1 trong đại số Boole mang ý nghĩa miêu tả các trạng thái hay mức logicChương 2: Các cổng logic cơ bản và đại số Boole252.2 Bảng chân trị (sự thật)Miêu tả mối quan hệ giữa các giá trị ngõ vào và ngõ raChương 2: Các cổng logic cơ bản và đại số Boole262.3 Các tiên đề và định lý đại số BooleTiên đềTính kín: tất cả kết quả thuộc hệ nhị phânGiao hoán:x + y = y + x x . y = y . xĐồng nhấtx + 0 = 0 + x = xx . 1 = 1 . x = xPhân bốx + ( y . z ) = ( x + y ) . ( x + z )x . ( y + z ) = x . y + x . ZBù:Chương 2: Các cổng logic cơ bản và đại số Boole272.3 Các tiên đề và định lý đại số BooleĐinh lýĐịnh lý 1: phủ định hai lânĐịnh lý 2: đồng nhấtx + x = xx . x = xĐịnh lý 3: qui tắc giữa biến và hằngx + 1 = 1x . 0 = 0Định lý 4: nuốtx + x . y = xx . (x + y) = xĐịnh lý 5: dánx . ( x + y) = xy x + ( x . y) = x + yĐịnh lý 6: De MorganLlChương 2: Các cổng logic cơ bản và đại số Boole282.4 Các cổng logic cơ bảnCổng NOTChú ý: Cổng NOT chỉ có một ngõ vàoxxxtxtKý hiệu:Giản đồ thời gianChương 2: Các cổng logic cơ bản và đại số Boole292.4 Các cổng logic cơ bảnIC cổng NOT: 74LS04Chương 2: Các cổng logic cơ bản và đại số Boole302.4 Các cổng logic cơ bảnCổng ANDxz = x yyxtytztVới AND có nhiều ngõ vào:Ngõ ra sẽ là 1 nếu tất cả ngõ vào là 1Ngõ ra bằng 0 chỉ cần một ngõ vào bằng 0? AND 1 ngõ vàox yz0 00 11 01 10001Chương 2: Các cổng logic cơ bản và đại số Boole312.4 Các cổng logic cơ bảnIC cổng AND: 74LS08Chương 2: Các cổng logic cơ bản và đại số Boole322.4 Các cổng logic cơ bảnCổng ORChương 2: Các cổng logic cơ bản và đại số Boolexz = x +y yyxtytztVới OR có nhiều ngõ vào: Ngõ ra bằng 1 nếu có ít nhất 1 ngõ vào bằng 1 Ngõ ra bằng 0 nếu tất cả ngõ vào bằng 0 ? OR 1 ngõ vàox y z0 00 11 01 10111332.4 Các cổng logic cơ bảnIC cổng OR: 74LS32Chương 2: Các cổng logic cơ bản và đại số Boole342.4 Các cổng logic cơ bảnChương 2: Các cổng logic cơ bản và đại số BooleIC cổng OR352.4 Các cổng logic cơ bảnCổng NANDxz = x yyxtytztVới NAND có nhiều ngõ vào:- Ngõ ra bằng 1 nếu có ít nhất 1 ngõ vào bằng 0Ngõ ra bằng 0 nếu tất cả ngõ vào bằng 1? NAND 1 ngõ vàox yz0 00 11 01 11110Chương 2: Các cổng logic cơ bản và đại số Boole362.4 Các cổng logic cơ bảnIC cổng NANDChương 2: Các cổng logic cơ bản và đại số Boole372.4 Các cổng logic cơ bảnCổng NORxz = x + yyxtytztVới NOR có nhiều ngõ vào: Ngõ ra bằng 0 nếu có ít nhất 1 ngõ vào bằng 1 Ngõ ra bằng 1 nếu tất cả ngõ vào bằng 0 ? NOR 1 ngõ vàox y z0 00 11 01 11000Chương 2: Các cổng logic cơ bản và đại số Boole382.4 Các cổng logic cơ bảnIC cổng NORChương 2: Các cổng logic cơ bản và đại số Boole392.4 Các cổng logic cơ bảnCổng XOR (EXclusive _ OR )xz = x  y yyVới XOR có 2 ngõ vào:- Ngõ ra bằng 1 nếu hai ngõ vào khác nhauNgõ ra bằng 0 nếu tất cả ngõ vào bằng 0Với XOR có nhiều ngõ vào:- Ngõ ra bằng 1 nếu tổng số bit 1 là số lẻ ? OR 1 ngõ vàox y z0 00 11 01 10110Chương 2: Các cổng logic cơ bản và đại số Boole402.4 Các cổng logic cơ bảnXNORVới XNOR có 2 ngõ vào, ngõ ra là 1 nếu ngõ vào giống nhauVới XNOR có nhiều ngõ vào, ngõ ra là 1 nếu tổng bit 1 ngõ vào là số chẵn x y z0 00 11 01 11001Chương 2: Các cổng logic cơ bản và đại số Boole412.4 Các cổng logic cơ bảnDùng các cổng cơ bản biểu diễn biểu thức sauX * 0 = ?X * 1 = X* X = X * X = X + 0 = X * 1 = X + X = X + X =Chương 2: Các cổng logic cơ bản và đại số Boole4243442.5 Các phương pháp biểu diễn hàm BooleHàm boole có 2 dạng:Xác định toàn phần:tại mỗi tổ hợp các biến, hàm có giá trị cụ thể (1 hoặc 0), VD1Xác định không đầy đủ: vài tổ hợp biến giá trị hàm không xác định, ký hiệu X, ta có thể gán tất cả trạng thái X bằng 0 hoặc 1, VD2Chương 2: Các cổng logic cơ bản và đại số BooleVD1: Lập hàm 3 biến, đầu ra bằng 1 nếu số bit 1 nhiều hơn bit 0VD2: Lập cho phép thi. Nếu hoàn thành BT và TN được phép thi, nếu hoàn thành 1 trong 2 thì chờ xét 452.5 Các phương pháp biểu diễn hàm Boole2.5.1 Bảng sự thật2.5.2 Phương pháp đại sốChương 2: Các cổng logic cơ bản và đại số Boole462.5 Các phương pháp biểu diễn hàm Boole 2.5.1 Bảng sự thậtLiệt kê tất cả các tổ hợp biến, tổ hợp nào chưa xác địnhký hiệu XChương 2: Các cổng logic cơ bản và đại số BooleVD1: Lập hàm 3 biến, đầu ra bằng 1 nếu số bit 1 nhiều hơn bit 0VD2: Lập cho phép thi. Nếu hoàn thành BT và TN được phép thi, nếu hoàn thành 1 trong 2 thì chờ xét Ưu điểm: trực quan, với hàm nhiều biến( >4), bảng rất dài472.5 Các phương pháp biểu diễn hàm Boole 2.5.2 Phương pháp đại sốCó 2 dạng:Rút gọn:Chuẩn tắc: trong mỗi số hạng hay thừa số có mặt tất cả các biến của hàm:Tổng của các tích (Chuẩn tắc tuyển –dạng 1) CTT):là dạng tổng của nhiều thành phần mà mỗi thành phần là tích của đầy đủ n biến. Tích các tổng (Chuẩn tắc hội – CTH-dạng 2):là dạng tích của nhiều thành phần mà mỗi thành phần là tổng của đầy đủ n biến. Chương 2: Các cổng logic cơ bản và đại số Boole482.5 Các phương pháp biểu diễn hàm Boole 2.5.2 Phương pháp đại sốChương 2: Các cổng logic cơ bản và đại số Boole492.5 Các phương pháp biểu diễn hàm Boole 2.5.2 Phương pháp đại sốChương 2: Các cổng logic cơ bản và đại số Boole502.5 Các phương pháp biểu diễn hàm Boole2.5.2 Phương pháp đại sốChuẩn tắc tuyển (chuẩn 1):Ví dụChương 2: Các cổng logic cơ bản và đại số Boole512.5 Các phương pháp biểu diễn hàm Boole2.5.2 Phương pháp đại số Chuẩn tắc tuyển:Chú ý: Mỗi số hạng gọi minterm, ký hiệu mi, i=0,,2nCó thể biểu diễn f(x1,x2) như sauNhị phânThập phânTổng các minterm: f(x1,x2) = m1 + m2 +m3Chương 2: Các cổng logic cơ bản và đại số Boole522.5 Các phương pháp biểu diễn hàm Boole2.5.2 Phương pháp đại sốchuẩn tắc hộiMỗi thừa số trong chính tắc hội gọi Maxterm, ký hiệu Mi, i = 0,2n Ví dụ hàm 2 biến ta có các maxterm: 532.5 Các phương pháp biểu diễn hàm Boole2.5.2 Phương pháp đại sốchuẩn tắc hộiVí dụChương 2: Các cổng logic cơ bản và đại số BooleViết dạng chuẩn tắc hội? 542.5 Các phương pháp biểu diễn hàm Boole2.5.2 Phương pháp đại sốXét ví dụ có trường hợp tùy đinhBiểu diễn hàm f(A,B,C,D)Chương 2: Các cổng logic cơ bản và đại số Boole552.6 Rút gọn hàm BooleMục tiêu: Sử dụng ít cổng nhấtCó hai phương phápPhương pháp đại sốDùng các tiên đề và định lý để biến đổiPhương pháp Bìa KarnaughChương 2: Các cổng logic cơ bản và đại số Boole562.6 Rút gọn hàm BoolePhương pháp đại sốVí dụ:Chương 2: Các cổng logic cơ bản và đại số Boole572.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughGiống như bảng chân trị, bìa Karnaugh là một cách để thể hiện mối quan hệ giữa các mức logic ngõ vào và ngõ ra.Bìa Karnaugh là một phương pháp được sử dụng để đơn giản biểu thức logic.Phương pháp này dễ thực hiện hơn phương pháp đại số.Bìa Karnaugh có thể thực hiện với bất kỳ số ngõvào nào, nhưng trong chương trình chỉ khảo sát sốngõ vào nhỏ hơn 6.Chương 2: Các cổng logic cơ bản và đại số Boole582.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughXây dựng BKMỗi một trường hợp trong bảng chân trị tương ứng với 1 ô trong bìa KarnaughCác ô trong bìa Karnaugh được đánh số sao cho 2 ô kề nhau chỉ khác nhau 1 giá trị.Do các ô kề nhau chỉ khác nhau 1 giá trị nên chúng ta có thể nhóm chúng lại để tạo một thành phần đơn giản hơn ở dạng tổng các tích.Chương 2: Các cổng logic cơ bản và đại số Boole592.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughBìa hai biếnVd: F (A, B) =  (0, 2) + d(3) =  (1) . D(3) Chuẩn tắc tuyểnChuẩn hội tuyểnBìa hai biếnChương 2: Các cổng logic cơ bản và đại số BooleBAF01130021BAF01X1011BAF01 1X01602.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughBìa 3 biến Vd: F (A, B, C) =  (2, 4, 7) + d(0,1) =  (3, 5, 6) . D(0, 1)Chương 2: Các cổng logic cơ bản và đại số BooleBCAF0001XX011111011BCAF0001XX01111000612.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughBìa 4 biếnCDABF00011X00011110111101ABCDF0001X000111101110 Vd: F (A, B, C, D) =  (1, 3, 9, 11, 12, 13, 14, 15) + d(0, 4, 8)Chương 2: Các cổng logic cơ bản và đại số Boole11111xxxx00000622.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughBìa 5 biếnBCDEF00014500010111108912137631121011101514A010112829242501001617202131302726191823221Chương 2: Các cổng logic cơ bản và đại số Boole632.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughNguyên tắc nhómNhóm 2 ô “1” kề nhau, loại ra biến xuất hiện ở cả hai trạng thái bù và không bù.Nhóm 4 ô “1” kề nhau, loại ra 2 biến xuất hiện ở cả hai trạng thái bù và không bù.Nhóm 8 ô “1” kề nhau, loại ra 3 biến xuất hiện ở cả hai trạng thái bù và không bù...Chú ý: chỉ nhóm 2, 4, 8, 16 kề nhauChương 2: Các cổng logic cơ bản và đại số Boole642.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughNhóm 2 ô (loại 1 biến) kế cậnChương 2: Các cổng logic cơ bản và đại số Boole652.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughNhóm 4 ô (loại 2 biến) kế cậnChương 2: Các cổng logic cơ bản và đại số Boole662.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughNhóm 4 ô (loại 2 biến) kế cậnChương 2: Các cổng logic cơ bản và đại số Boole672.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughChương 2: Các cổng logic cơ bản và đại số Boole682.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughnChương 2: Các cổng logic cơ bản và đại số Boole692.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughnChương 2: Các cổng logic cơ bản và đại số Boole702.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughNguyên tắc rút gọnBước 1: Biểu diễn hàmđã cho trên bìa Karnaugh.Bước 2: Nhóm các ô có giá trị bằng 1 theo các quy tắc:Tổng các ô là lớn nhất.Tổng các ô phải là 2n (n nguyên). Các ô này phải nằm kề nhauBước 3: Làm lại bước 2 cho đến khi tất cả các ô logic 1 đều được sử dụng.Bước 4: Xác định kết quả theo các quy tắc:Mỗi nhóm sẽ là một tích của các biến.Kết quả là tổng của các tích ở trên.Chương 2: Các cổng logic cơ bản và đại số Boole712.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughVí dụ: Rút gọn biểu thức sau đây:Chương 2: Các cổng logic cơ bản và đại số Boole722.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughnChương 2: Các cổng logic cơ bản và đại số Boole732.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughTrạng thái có trường hợp giá trị hàm không xác địnhChương 2: Các cổng logic cơ bản và đại số Boole742.6 Rút gọn hàm BoolePhương pháp Bìa KarnaughRút gọn hàm f:Chương 2: Các cổng logic cơ bản và đại số Boole75Tóm tắt các công thức đại sốChương 2: Các cổng logic cơ bản và đại số Boole76Chương 3: Các họ vi mạch sốCác thông số kỹ thuật cơ bản của các vi mạch sốCác họ vi mạch sốHọ logic TTLHọ logic ECLHọ logic CMOSCấp nguồnGiao tiếp giữa các họ vi mạchHọ logic TTLHọ logic ECLHọ logic CMOS773.1 Các thông số kỹ thuật cơ bản của các vi mạch sốThông số về điện ápVIH: điện áp vào mức cao, là mức điện áp thấp nhất cho mức logic 1 ở ngõ vàoVIL: điện áp vào mức thấpVOH: điện áp ra mức caoVOL: điện áp ra mức thấpThông số về dòng điệnIIH: dòng điện vào mức caoIIL: dòng điện vào mức thấpIOH: dòng điện ra mức caoIOL: dòng điện ra mức thấpHệ số tải: dòng tối đa ngõ ra chịu đượcTrễ truyền đạtCông suất tiêu thụNhiễuChương 3: Các họ vi mạch số783.2 Các họ vi mạch sốTTL (Transistor-Transistor logic): Được tạo thành từnhững transistor BJT (PNP hoặc NPN)Ký hiệu: 74,74S,74LS,74AS,74ALSCMOSDùng transistor hiệu ứng trường (MOSFET)Ký hiệu: 40, 74C., 74HC., 74HCT., 74AC, 74ACT.ECL (Current-Mode logic):dùng transistor hoạt động dựa trên nguyên lý mạch dòngECLChương 3: Các họ vi mạch số793.3 Cấp nguồn Để có thể sử dụng được những IC số ta cần phải cung cấp nguồn cho nó.Chân nguồn (power) ký hiệu là VCC cho họTTL và VDD cho họ CMOS. Chân đất (ground)Chương 3: Các họ vi mạch số803.4 Giao tiếp các họ vi mạch sốKhi kết hợp hai họ vi mạch khác nhau cần có mạch giao tiếp (còn gọi tầng đệm) thường dùng các vi mạch như 4009,4010,Chương 3: Các họ vi mạch số813.5 Cổng 3 trạng tháiNgoài các ngõ vào thông thường còn có thêm ngõ điều khiển C. Khi C tích cực, mạch hoạt động bình thường, ngược lại ngõ ra ở dạng tổng trở caoC XY0 0 0 1 1 X10HizChương 3: Các họ vi mạch số82Chương 4: HỆ TỔ HỢPGiới thiệuCách thiết kế Các loại mạch thông dụng đã tích hợp thành IC: Bộ dồn kênh (Multiplexer/Selecter – MUX)Bộ phân kênh ( Demuxtiplexer)Bộ mã hóa (encoder)Bộ giải mã (decoder)Bộ so sánhBộ kiểm tra chẵn lẻ (parity checker) Các IC thường gặp 834.1 Giới thiệuĐịnh nghĩa: Là tổ hợp các cổng logic, ngõ ra phụ thuộc ngõ vào, mọi sự thay đổi ngõ vào làm ngõ ra thay đổiCoång logicNgoõ vaøo(Input)Ngoõ ra(Output)Chương 4: Hệ tổ hợp844.2 Các bước thiết kếPhân tích yêu cầu bài toánXác định bao nhiêu biến vào và ra?Thành lập bảng sự thậtTìm biểu thức rút gọn từng ngõ ra theo ngõ vàoThực hiện sơ đồ logicChương 4: Hệ tổ hợp854.2 Cách thiết kếVí dụ: Hãy thiết kế một hệ tổ hợp theo yêu cầu sau:Ba ngõ vàoMột ngõ raNgõ ra ở mức cao chỉ khi đa số ngõ vào ở mức cao (số bits 1 nhiều hơn số bits 0)Chương 4: Hệ tổ hợp864.2 Các bước thiết kếCác bước thực hiện:Chương 4: Hệ tổ hợpBước 1: Xác định số ngõ vào, số ngõ ra874.2 Cách thiết kếBước 2: Thành lập bảng sự thậtMSB884.2 Các bước thiết kếBước 3: Viết biểu thức ngõ ra theo ngõ vàoChương 4: Hệ tổ hợpMSB894.2 Các bước thiết kếBước 4: Rút gọn biểu thức ngõ ra x(A,B,C) (dùng phương pháp đại số hoặc dùng bìa karnaugh):Dùng biến đổi đại sốChương 4: Hệ tổ hợp904.2 Các bước thiết kếBước 5: (cuối cùng) Vẽ mạchChương 4: Hệ tổ hợpX(A,B,C) = BC+AC+AB914.3.1 Bộ dồn kênh/ chọn kênh (Multiplexer/selector)Định nghĩa: ứng mỗi trạng thái ở ngõ vào lựa chọn, ngõ ra chọn 1 ngõ vào của ngõ vào dữ liệu (data)Bộ MUX: 2n ->1Ngõ vào: Ngõ vào dữ liệu: 2nNgõ vào lựa chọn: n Ngõ ra: 1YD0D1Dm-1S0Sn-1Ngoõ vaøo döõ lieäu(Data Input)Ngoõ vaøo löïa choïn(Select Input)Chương 4: Hệ tổ hợp924.3.1 Bộ dồn kênh/ chọn kênh Bộ MUX: 4->1Ngõ vào data: 4 chọn lựa: 2Ngõ ra: 1YD0D1D3S0 (LSB)S1D2Chương 4: Hệ tổ hợpBảng hoạt độngSơ đồ khốiY = S1 S0 D0 + S1 S0 D1 + S1 S0 D2 + S1 S0 D3 LSB934.3.1 Bộ dồn kênh/chọn kênh MUX: 4->1Sơ đồ mạchY = S1 S0 D0 + S1 S0 D1 + S1 S0 D2 + S1 S0 D3 S1S0D1D0D2D3......YChương 4: Hệ tổ hợp94IC dồn kênh 74LS151954.3.1 Bộ dồn kênh/chọn kênh IC dồn kênh: 74LS153: gồm 2 bộ MUX 4 11Y72YA(LSB)B1G1C01C11C21C32G2C01510 5 43 6 1 2 1492C12C22C3131112Chương 4: Hệ tổ hợp964.3.1 Bộ dồn kênh/chọn kênh Dùng bộ MUX thực hiện biểu thức logicDùng IC Mux 4->1 thực hiện hàm:f(A, B, C) = sum(1,3,5,6) ?Chương 4: Hệ tổ hợp974.3.2 Bộ phân kênh (Demultiplexer)12nNgõ vào:Data: 1Lựa chọn: nNgõ ra: 2nDY0Y1Y3S0(LSB)S1Y2Sơ đồ khối984.3.2 Bộ phân kênh (Demultiplexer)DY0Y1Y3S0(LSB)S1Y2Chương 4: Hệ tổ hợpBảng hoạt độngSơ đồ khốiLSBBiểu thức ngõ ra994.3.2 Bộ phân kênh Demux: 1->4S1S0D......Y0Y1Y2Y3...Chương 4: Hệ tổ hợp1004.3.2 Bộ phân kênh IC phân kênh 74LS155: gồm 2 bộ phân kênh 1  4 A1G1Y01Y11Y21Y32Y0112Y1122Y2 92Y32113 2C2G B314156547 1C10Chương 4: Hệ tổ hợp1014.3.3. Mạch mã hóa (encoder)Mã hóa m đường tín hiệu vào (mã nhị phân 1 trong m = 2n) thành n đường tín hiệu raZ0Z1I1I0Zn -1Im-1Maõ nhò phaân 1 trong mMaõ nhò phaân n bitChương 4: Hệ tổ hợpSơ đồ khối1024.3.3. Mạch mã hóa (encoder)Encoder 4 sang 2(LSB) Z0Z1I1I0I2I3 I0 I1 I2 I3 Z1 Z0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 Chương 4: Hệ tổ hợp Ngõ vào Ngõ ra1034.3.3. Mạch mã hóa (encoder)Rút gọn và sơ đồ Z1 = I2 + I3Z0 = I1 + I3.I3Z1Z0I2I1Chương 4: Hệ tổ hợp1044.3.4 Mạch giải mã (decoder)Chức năng: ngược lại bộ mã hóa Ví dụ bộ mã hóa: chuyển mã nhị phân n bits thành mã nhị phân 1 trong m, m=2nY0Y1X1X0Y2n -1Xn-1Maõ nhò phaân n bitMaõ nhò phaân 1 trong mChương 4: Hệ tổ hợp1054.3.4 Mạch giải mã Decoder 2->4, tích cực caoSơ đồ: Chương 4: Hệ tổ hợp1064.3.4 Mạch giải mã Decoder 2->4, tích cực thấpChương 4: Hệ tổ hợp1074.3.4 Mạch giải mã Bộ giải mã có thêm ngõ vào cho phépBộ giải mã có ngõ vào cho phép: mạch có thêm 1 hoặc nhiều ngõ vào cho phép (EN). Khi EN tích cực mạch mới hoạt độngChương 4: Hệ tổ hợp1084.3.4 Mạch giải mã IC giải mã 74LS139: có hai bộ giải mã từ 2 sang 4, ngõ ra tích cực mức thấpChương 4: Hệ tổ hợp1094.3.4 Mạch giải mã Bộ giải mã có thêm ngõ vào cho phép74LS1381104.3.4 Mạch giải mã Bộ giải mã có thêm ngõ