Nghiên cứu khảo sát bộ vi điều khiển 8 bit PIC16F877

Nghiờn cứu khảo sỏt bộ vi điều khiển 8 bit PIC16F877 Copyright (c) IRF Group Nghiên cứu khảo sát bộ vi điều 8 bit PIC16F877 1. Giới thiệu bộ vi điều khiển 8 bít Ngày nay, các bộ vi điều khiển đang có ứng dụng ngày càng rộng rãi trong các lĩnh vực kỹ thuật và đời sống xã hội, đặc biệt là trong kỹ thuật tự động hoá và điều khiển từ xa. Giờ đây với nhu cầu chuyên dụng hoá, tối −u (thời gian, không gian, giá thành), bảo mật, tính chủ động trong công việc... ngày càng đòi hỏi khắt khe. Việc đ−a ra công nghệ mới trong lĩnh vực chế tạo mạch điện tử để đáp ứng những yêu cầu trên là hoàn toàn cấp thiết mang tính thực tế cao. 1.1. Khái niệm về bộ vi điều khiển Để hiểu khái niệm về bộ vi điều khiển, ta có thể làm phép so sánh nó với bộ vi xử lý công dụng chung nh− sau: Ta biết rằng, các bộ vi xử lý công dụng chung nh− họ Intel x86 (8086, 80286, 80386, 80486 và Pentium) hoặc họ Motorola 680x0(6800, 68010, 68020, 68030, 68040 vv...) không có RAM, ROM và không có các cổng ra vào trên chip... Với lý do đó mà chúng đ−ợc gọi là các bộ vi xử lý công dụng chung. Một nhà thiết kế hệ thống sử dụng một bộ vi xử lý công dụng chung chẳng hạn nh− Pentium hay 68040 sẽ phải bổ xung thêm RAM, ROM, các cổng vào ra và các bộ định thời ngoài để làm cho chúng hoạt động đ−ợc. Mặc dù việc bổ xung các RAM, ROM, các cổng vào ra sẽ làm cho hệ thống cồng kềnh lên nh−ng nó lại có −u điểm khi sử dụng các bộ vi xử lý này là rất linh hoạt. Chẳng hạn nh− ng−ời thiết kế có thể quyết định về số l−ợng RAM, ROM, và các cổng vào ra cần thiết sao cho phù hợp với khả năng, mục đích sử dụng của hệ thống. Điều này không thể có đối với các bộ vi điều khiển. Bởi vì, một bộ vi điều khiển đã có một CPU (một bộ vi xử lý) cùng với một số l−ợng RAM, ROM, các cổng vào ra và một bộ định thời trên cùng một chíp. Hay nói cách khác là bộ vi xử lý, RAM, ROM, các cổng vào ra và một bộ định thời cùng đ−ợc nhúng trên một chip. Do vậy ng−ời thiết kế không thể bổ xung thêm bộ nhớ ngoài, số các cổng vào ra hoặc bộ định thời cho nó. Với số l−ợng RAM, ROM và số các cổng vào ra cố định nh− vậy là một mặt hạn chế (kém linh hoạt) xong nó lại thật sự lý t−ởng đối với những ứng dụng mang tính chuyên biệt, tối −u về giá thành, tối −u về không gian... Hiện nay trên thị truờng có các bộ vi điều khiển 8 bít chính là. 6811 của Motorola, 8051 của Intel, Z8 của Xilog và Pic16x của Microchip Technology. Mỗi loại trên đây đều có một tập lệnh và thanh ghi riêng duy nhất, nên chúng đều không t−ơng thích lẫn nhau. Cũng có những bộ vi điều khiển 16 bít và 32 bít đ−ợc sản xuất ra bởi các hãng sản xuất chíp khác nhau. 1.2. Những yêu cầu để lựa chọn một bộ vi điều khiển là: Copyright (c) IRF Group 9 Đáp ứng nhu cầu tính toán của bài toán một cách hiệu quả về mặt giá thành và đầy đủ chức năng có thể nhìn thấy đ−ợc, (khả dĩ). 9 Có sẵn các công cụ phát triển phần mềm chẳng hạn nh− các trình biên dịch trình hợp ngữ và gỡ rối. 9 Nguồn các bộ vi điều khiển có sẵn nhiều và tin cậy. 1.3. Các tiêu chuẩn lựa chọn một bộ vi điều khiển: Tiêu chuẩn đầu tiên và tr−ớc hết trong lựa chọn một bộ vi điều khiển là nó phải đáp ứng nhu cầu bài toán về mặt công suất tính toán, giá thành và hiệu quả. Trong khi phân tích các nhu cầu của một dự án dựa trên bộ vi điều khiển, chúng ta tr−ớc hết phải biết là bộ vi điều khiển nào là 8 bít, 16 bít hay 32 bít có thể đáp ứng tốt nhất nhu cầu tính toán của bài toán một cách hiệu quả nhất. • Những tiêu chuẩn đ−ợc đ−a ra để cân nhắc là: 9 Tốc độ: Tốc độ lớn nhất mà bộ vi điều khiển hỗ trợ là bao nhiêu. 9 Kiểu đóng vỏ: Đó là kiểu 40 chân DIP hay QFP hay là kiểu đóng vỏ khác. Đây là điều quan trọng đối với yêu cầu về không gian, kiểu lắp ráp và tạo mẫu thử cho sản phẩm cuối cùng. 9 Công suất tiêu thụ: Điều này đặc biệt khắt khe đối với những sản phẩm dùng pin, ắc quy. 9 Dung l−ợng bộ nhớ RAM và ROM trên chíp. 9 Số chân vào – ra, bộ định thời, số ngắt trên chíp. 9 Khả năng dễ dàng nâng cấp cho hiệu suất cao hoặc giảm công suất tiêu thụ. 9 Giá thành cho một đơn vị: Điều này quan trọng quyết định giá thành cuối cùng của sản phẩm mà một bộ vi điều khiển đ−ợc sử dụng. 2. Bộ Vi điều khiển 8 bit PIC16F877 2.1. Đặc tính nổi bật của bộ vi xử lí. + Sử dụng công nghệ tích hợp cao RISC CPU. + Ng−ời sử dụng có thể lập trình với 35 câu lệnh đơn giản. + Tất cả các câu lệnh thực hiện trong một chu kì lệnh ngoại trừ một số câu lệnh rẽ nhánh thực hiện trong 2 chu kì lệnh. + Tốc độ hoạt động là: - Xung đồng hồ vào là DC- 20MHz - Chu kỳ lệnh thực hiện trong 200ns + Bộ nhớ ch−ơng trình Flash 8Kx14 words + Bộ nhớ Ram 368x8 bytes + Bộ nhớ EFPROM 256x 8 bytes Khả năng của bộ vi xử lí này + Khả năng ngắt ( lên tới 14 nguồn ngắt trong và ngắt ngoài ) + Ngăn nhớ Stack đ−ợc phân chia làm 8 mức + Truy cập bộ nhớ bằng địa chỉ trực tiếp hoặc gián tiếp. + Nguồn khởi động lại (POR) + Bộ tạo xung thời gian (PWRT) và bộ tạo dao động (OST) Copyright (c) IRF Group + Bộ đếm xung thời gian (WDT) với nguồn dao động trên chíp (nguồn dao động RC ) hoạt động đáng tin cậy. + Có mã ch−ơng trình bảo vệ. + Ph−ơng thức cất giữ SLEEP + Có bảng lựa chọn dao động. + Công nghệ CMOS FLASH /EEPROM nguồn mức thấp ,tốc độ cao. + Thiết kế hoàn toàn tĩnh . + Mạch ch−ơng trình nối tiếp có 2 chân. + Xử lý đọc /ghi tới bộ nhớ ch−ơng trình . + Dải điện thế hoạt động rộng : 2.0V đến 5.5V + Nguồn sử dụng hiện tại 25 mA + Dãy nhiệt độ công nghiệp và thuận lợi . + Công suất tiêu thụ thấp: < 0.6mA với 5V, 4MHz 20à A với nguồn 3V, 32 kHz < 1 à A nguồn dự phòng. Các đặc tính nổi bật của thiết bị ngoại vi trên chip + Timer0: 8 bít của bộ định thời, bộ đếm với hệ số tỷ lệ tr−ớc + Timer1: 16 bít của bộ định thời, bộ đếm với hệ số tỷ lệ tr−ớc, có khả năng tăng trong khi ở chế độ Sleep qua xung đồng hồ đ−ợc cung cấp bên ngoài. + Timer 2: 8 bít của bộ định thời, bộ đếm với 8 bít của hệ số tỷ lệ tr−ớc, hệ số tỷ lệ sau + Có 2 chế độ bắt giữ, so sánh, điều chế độ rộng xung(PWM). + Chế độ bắt giữ với 16 bít, với tốc độ 12.5 ns, chế độ so sánh với 16 bít, tốc độ giải quyết cực đại là 200 ns, chế độ điều chế độ rộng xung với 10 bít. + Bộ chuyển đổi tín hiệu số sang t−ơng tự với 10 bít . + Cổng truyền thông nối tiếp SSP với SPI ph−ơng thức chủ và I2C(chủ/phụ) + Bộ truyền nhận thông tin đồng bộ, dị bộ(USART/SCL) có khả năng phát hiện 9 bít địa chỉ. + Cổng phụ song song (PSP) với 8 bít mở rộng, với RD, WR và CS điều khiển. Copyright (c) IRF Group Sơ đồ các chân PIC16F87X. Copyright (c) IRF Group Sơ đồ khối bộ vi điều khiển PIC16F87X 2.2. So sánh với bộ vi điều khiển 8051 *Bộ vi điều khiển 8051 là bộ VĐK đầu tiên thuộc họ VĐK x51 đ−ợc sản xuất bởi công ty Intel, Siemens, Advanced Micro Devices, Fujitsu, Philips. Các đặc điểm chung của bộ VĐK này: • 4KB ROM • 128 B RAM • 4 cổng I/O 8 bit • 2 Timer 16 bit • Có khả năng quản lý đ−ợc 64 KB bộ nhớ mã ch−ơng trình ngoài (ROM ngoài). • Có khả năng quản lý đ−ợc 64 KB bộ nhớ dữ liệu ngoài (RAM ngoài) • Có bộ xử lý logic riêng (thao tác trên các bit) • Có thể thao tác trực tiếp đ−ợc 210 bit (các bit này đã đ−ợc địa chỉ hoá) • Có 5 ngắt • Dùng nguồn dao động ngoài Copyright (c) IRF Group • Dùng điện áp 5V để cho chip hoạt động *Cổng P0: Có dạng cực máng hở và có 8 chân (8 bit) là cổng vào/ra hoặc là cổng chuyển dữ liệu và địa chỉ. *Cổng P1: Là cổng vào/ra có 8 chân (8 bit). *Cổng P2: Có 8 chân (8 bit) là cổng vào/ra hoặc là cổng chuyển dữ liệu và địa chỉ. *Cổng P3: Có 8 chân, cổng này có thể là cổng vào/ra 8 bit hay còn có các chức năng quan trọng khác nh− phục vụ cho ngắt, các bộ định thời, việc truyền nhận dữ liệu truyền thông nối tiếp, đọc và ghi các bộ nhớ ngoài… Sơ đồ khối của VĐK 8051: CPU Registers RAM128 bytes ROM 4 KInterupt control Bus I / O Ports Serial port Timer 0 Timer 1 Timer 0 Serial Ports P0 P2 P1 P3 TxD RxD GND 0Int 1Int Timer 1 T0 T1 Oscilator Nh− vậy có thể thấy đặc điểm đầu tiên mà PIC16F877 đem lại và nổi bật so với VĐK 8051 là dòng PIC16F877 những đặc tính kĩ thuật hơn hẳn so với bộ VĐK 8051 thể hiện ở những điểm sau: VĐK8051 VĐK PIC16F877 Đặc tính Số l−ợng Đặc tính Số l−ợng ROM trên chíp RAM Bộ định thời Các chân vào ra Cổng nối tiếp Nguồn ngắt 4K byte 128 byte 2 32 1 6 ROM trên chíp RAM Bộ định thời Các chân vào ra Cổng nối tiếp Nguồn ngắt 8K 368 byte 3 40 2 14 Ngoài những đặc tính trên thì bộ vi điều khiển PIC16F877 còn có một đặc điểm hơn hẳn so với 8051 là có 10 bít chuyển đổi A/D trên chíp điều này sẽ giúp chúng ta không phải mất một bộ chuyển đổi (sẽ dẫn đến kết nối dây trở nên phức tạp). Một đặc điểm nữa là bộ vi điều khiển PIC16F877 có bộ tạo dao động chủ trên chíp điều này sẽ tránh đ−ợc những sai số không cần thiết trong việc tạo Copyright (c) IRF Group xung dao động, vi điều khiển PIC16F877 có khả năng tự Reset bằng bộ WDT, và có thêm 256 byte EEPROM. 2.3. Sự tổ chức bộ nhớ Pic16F877. Pic16F877 có 3 khối bộ nhớ. Bộ nhớ ch−ơng trình PLASH, bộ nhớ dữ liệu RAM, bộ nhớ EEPROM. 2.3.1. Sự tổ chức bộ nhớ ch−ơng trình FLASH và Stack nhớ. Vi điều khiển PIC16F877 có một bộ đếm ch−ơng trình 13 bit và có 8Kx14 từ mã của bộ nhớ ch−ơng trình FLASH, đ−ợc chia thành 4 trang mỗi trang 2Kx14 từ mã. Khi Reset địa chỉ bắt đầu thực hiện chạy là 0000h, Vector ngắt bắt đầu 0004h. Stack có 8 mức dùng để l−u địa(PC) chỉ lệnh thực hiện tiếp theo sau lệnh CALL và khi xẩy ra ngắt. Bản đồ bộ nhớ ch−ơng trình và các ngăn xếp. 2.3.2. Sự tổ chức bộ nhớ dữ liệu RAM RAM là bộ nhớ có thể đọc và ghi, nó không l−u dữ liệu khi mất điện, bộ nhớ RAM của PIC16F877 có 4 bank, mỗi bank có dải địa chỉ 0-7FH(128byte) trên các bank những thanh ghi đa mục đích, nó hoạt động nh− một RAM Copyright (c) IRF Group tĩnh.(General purpose register), và nh−ng thanh ghi chức năng đặc biệt(Special function registers) ở vùng địa chỉ thấp. Bít RP1(Status ) và bit RP0(Status ) dùng để lụa chọn bank làm việc. RP1:RP0 Bank 00 0 01 1 10 2 11 3 Hình ảnh các bank nh− sau: Các thanh ghi đa mục đích: (General Purpose Register), các thanh ghi này đ−ợc truy cập bằng cả hai cách trực tiếp hoặc gián tiếp qua thanh ghi FSR,tổng cộng có 368 byte. Các thanh ghi chức năng đặc biệt. Các thanh ghi này đ−ợc dùng bởi CPU và các khối ngoại vi để điều khiển sự hoạt động theo yêu cầu của thiết bị. Copyright (c) IRF Group Các thanh ghi này có thể đ−ợc phân loại vào hai bộ phận trung tâm (CPU) và ngoại vi. Sau đây là một số thanh ghi đặc biệt quan trọng. * Các thanh ghi trạng thái STATUS: Có 4 thanh ghi trạng thái trên 4 dãy, tại các địa chỉ 03h, 83h, 103h, 183h. Các thanh ghi này cho biết trạng thái của phần tử lôgic toán học ALU, trạng thái RESET, trạng thái của các bit lựa chọn dãy thanh ghi cho bộ nhớ dữ liệu. Thanh ghi trạng thái có thể là kết quả của một số lệnh nh− là với một số thanh ghi khác. Nếu thanh ghi trạng thái là kết quả bởi một lệnh mà tác động đến các bit Z, DC, C thì việc ghi vào các bit này là không thể. * Các thanh ghi lựa chọn OPTION_REG: Có hai thanh ghi lựa chọn tại các địa chỉ 81h và 181h, các thanh ghi này có thể đọc hoặc ghi, nó chứa đựng nhiều bit điều khiển khác nhau để xác định hệ số định tr−ớc TMR0/hệ số định sau WDT, ngắt ngoài INT, TMR0, các điện áp treo trên cổng B * Các thanh ghi INTCON: Có 4 thanh ghi INTCON tại các địa chỉ 0Bh, 8Bh, 10Bh, 18Bh. Các thanh ghi này có thể đọc và ghi, nó chứa đựng nhiều sự cho phép và các bit cờ cho việc tràn thanh ghi TMR0, các ngắt thay đổi cổng RB và chân các ngắt ngoàI RB0/INT. * Thanh ghi PIE1: Tại địa chỉ 8Ch, chứa đựng các bit cho phép riêng lẻ cho các ngắt ngoại vi. * Thanh ghi PIR1: Tại địa chỉ 0Ch, chứa đựng các bit cờ riêng lẻ cho các ngắt ngoại vi. * Thanh ghi PIE2: Tại địa chỉ 8Dh, chứa đựng các bit cho phép riêng lẻ cho các ngắt ngoại vi CCP2, ngắt xung đột tuyến SSP và EEPROM ghi các hoạt động ngắt . * Thanh ghi PIE2: Tại địa chỉ 8Dh, chứa đựng các cờ bit cho các ngắt ngoại vi CCP2, ngắt xung đột tuyến SSP và EEPROM ghi các hoạt động ngắt . * Thanh ghi PCON (Power Control): Chứa bit cờ cho phép phân biệt giữa việc Reset hệ thống (POR) để Reset MCLR ngoại với Reset WDT. * PCL và PCLATH. Ch−ơng trình đếm chỉ rõ địa chỉ của lệnh tiếp theo đ−ợc thực hiện. PC có độ rộng 13 bit, byte thấp đ−ợc gọi là thanh ghi PCL, thanh ghi này có thể đọc hoặc ghi. Byte cao đ−ợc gọi là thanh ghi PCH, nó chứa các bit PC và không trực tiếp đọc hoặc ghi mà toàn bộ sự cập nhập của nó thông qua thanh ghi PCLATH. Khi reset 5 bit PCLATH nạp tới PCH, khi thực hiện các lệnh CALL, GOTO 11 bit Ofcode và 2 bit PCLATH tạo thành 13 bit nạp vào PC. Do vậy khi dùng lệnh CALL, GOTO chú đến hai bit PCLATH đó cũng chính là hai bit chỉ các trang của bộ nhớ ch−ơng trình. Hình ảnh sự nạp PCLATH tới PC Copyright (c) IRF Group 2.3.3. Các trang bộ nhớ ch−ơng trình. PIC16F877 có 8Kx14 PLASH các lệnh CALL, GOTO chỉ cung cấp 11 bit địa chỉ cho phép rẽ nhánh đ−ợc 2k211-1>của một trang bộ nhớ ch−ơng trình 2 bit cao đ−ợc cung cấp bởi 2 bit 3,4 của PCLATH do vậy tuỳ việc thiết lập các bit 3,4 của PCLATH tr−ớc khi lệnh CALL, GOTO thực hiện cho phép rẽ nhánh tới các trang bộ nhớ khác nhau. Chú ý các lệnh RETURN, RETFIE không làm thay đổi PCLATH Ví dụ từ trang 0 gọi chuơng trình con ở trang 1 nh− sau ORG 0000h Goto main … main … BSF PCLATH,3 BCF PCLATH,4 CALL SUB1 BCF PCLATH,3 BCF PCLATH,4 … LOOP … GOTO LOOP … ORG 0X800H … SUB1 … Copyright (c) IRF Group RETURN … END 2.3.4. Truy cập bộ nhớ RAM bằng địa chỉ trực tiếp, gián tiếp. * Ví dụ đọc ô nhớ 0xE0 bằng địa chỉ trực tiếp … BSF STATUS,RP0 ;chọn bank 1 BCF STATUS,RP1 MOVF 0XE0,W ;copy ô nhớ 0xE0(ở bank 1) tới W … BCF STATUS,RP0 ;chọn bank0 BCF STATUS,RP1 MOVF 0X30,W ;copy ô nhớ 0x30(ở bank 0) tới W … * Truy cập RAM bằng địa chỉ gián tiếp Thanh ghi FSR chỉ ra địa chỉ(0->0XFF) ô nhớ cần truy cập, thanh ghi INDF cho nội dung ô nhớ truy cập, bit IRP thanh ghi STATUS chỉ ra bank truy cập ví dụ xoá các ô nhớ từ địa chỉ 0x20-0xFF … MOVLW 0X1A MOVWF FSR BCF STATUS,IRP ;bank 0 Copyright (c) IRF Group LOOP INCF FSR, F CLRF INDF MOVF FSR, W XORLW 0XFF BTFSS STATUS, ZR GOTO LOOP … 2.3.5. Bộ nhớ dữ liệu EEPROM và bộ nhớ ch−ơng trình FLASH. Các bộ nhớ này có thể đọc và ghi trong khi các hoạt động vẫn diễn ra bình th−ờng. Bộ nhớ dữ liệu không trực tiếp sắp xếp dữ liệu trên các thanh ghi dữ liệu còn trống. Thay vì đó là đánh các địa chỉ gián tiếp qua các thanh ghi chức năng đặc biệt. Có 6 thanh ghi SFR dùng để đọc và ghi bộ nhớ ch−ơng trình và bộ nhớ dữ liệu EEPROM đó là các thanh ghi: EECON1 EEDATH EECON2 EEADR EEDATA EEADRH Bộ nhớ dữ liệu EEPROM cho phép đọc và ghi các byte. Khi có tác động tới khối bộ nhớ dữ liệu. Thanh ghi EEDATA giữ 8 bit dữ liệu để đọc/ghi và thanh ghi EEADR giữ địa chỉ vị trí của EEPROM đ−ợc truy cập. Các thanh ghi EEDATH và EEADRH không đ−ợc sử dụng để truy cập dữ liệu EEPROM. Các thiết bị này có tới 256 byte của dữ liệu EEPROM với địa chỉ từ 00h tới FFh. Bộ nhớ dữ liệu EEPROM đ−ợc xếp vào loại cao cho các chu trình xoá/ghi. Thời gian đ−ợc điều khiển bởi một bộ định thời trên chip. Thời gian ghi sẽ thay đổi cùng với điện thế và nhiệt độ. Bộ nhớ ch−ơng trình cho phép đọc và ghi các kí tự. Khi tác động đến khối ch−ơng trình nhớ, các thanh ghi EEDATH, EEDATA có dạng 2 byte kí tự giữ 14 bit dữ liệu để đọc/ghi và các thanh ghi EEADRH, EEADR có dạng hai bit từ mã với 13 bit địa chỉ của vị trí EEPROM đ−ợc truy cập. Những thiết bị này có thể có tới 8K từ mã của ch−ơng trình EEPROM với một địa chỉ giới hạn từ 0h tới 3FFh. * Thanh ghi EEADR. Thanh ghi địa chỉ có thể đánh địa chỉ lớn nhất là 256 Byte của dữ liệu EEPROM hoặc lớn nhất là 8K kí tự của ch−ơng trình FLASH. Khi lựa chọn giá trị một địa chỉ ch−ơng trình, byte MS của địa chỉ sẽ đ−ợc ghi vào thanh ghi EEADRH và byte LS đ−ợc ghi vào thanh ghi EEADR. Khi lựa chọn một giá trị địa chỉ dữ liệu, chỉ có byte LS của địa chỉ đ−ợc ghi tới thanh ghi EEADR. * Các thanh ghi EECON1 và EECON2. EECON1 là thanh ghi điều khển cho việc nhập dữ liệu bộ nhớ. EECON2 không phảI là thanh ghi vật lý. Khi đọc thanh ghi EECON2 sẽ đọc toàn bộ là 0. Thanh ghi EECON2 đựơc sử dụng dành riêng cho việc ghi một cách trình tự vào bộ nhớ. Copyright (c) IRF Group Bit điều khiển EEPGD xác định nếu việc nhập dữ liệu sẽ là nhập một ch−ơng trình hoặc nhập một bộ nhớ dữ liệu. Khi xoá, một số hoạt động tiếp theo sẽ hoạt động trên bộ nhớ dữ liệu. Khi set, một số hoạt động tiếp theo sẽ hoạt động trên bộ nhớ ch−ơng trình. Các bit điều khiển RD và WR kích hoạt các hoạt động đọc và ghi theo thứ tự. Trong phần mềm những bit này không thể bị xoá, chỉ đ−ợc set. Chúng bị xoá trong phần cứng khi mà các hoạt động đọc hoặc ghi hoàn thành. Việc không thể xoá bit WR trong phần mềm ngăn ngừa sự kết thúc bất ngờ hoặc kết thúc sớm của một hoạt động ghi. 2.3.6. Đọc bộ nhớ dữ liệu EEPROM. Để đọc một vị trí bộ nhớ dữ liệu, ta phải ghi địa chỉ vào thanh ghi EEADR, xoá bit điều khiển EEPGD (EECON1) sau đó set bit điều khiển RD (EECON1). Dữ liệu vẫn tồn tại trên nhiều lệnh tiếp theo ở trên thanh ghi EEDATA, do đó nó có thể đ−ợc đọc bởi lệnh tiếp theo. EEDATA sẽ giữ giá trị này cho tới khi có hoạt động đọc dữ liệu khác hoặc là tới khi đ−ợc ghi. Ví dụ: Đọc dữ liệu EEPROM. BSF STATUS, RP1 ; BCF STATUS, RP0 ; Chọn dãy 2 MOVF ADDR, W ; Địa chỉ bộ nhớ dữ liệu để đọc MOVWF EEADR ; BSF STATUS, RP0 ; Dãy 3 BCF EECON1, EEPGD ; Chuyển tới bộ nhớ dữ liệu BSF EECON1, RD ; bắt đầu hoạt động đọc BCF STATUS, RP0 ; Dãy 2 MOVF EEDATA, W ; W = EEDATA 2.3.7. Ghi vào bộ nhớ dữ liệu EEPROM. Để ghi vào bộ nhớ EEPROM thì đầu tiên địa chỉ phải đ−ợc ghi vào thanh ghi EEADR và dữ liệu ghi vào thanh ghi EEDATA, và trình tự đ−ợc tiến hành nh− ở ví dụ sau: Ví dụ: Ghi dữ liệu EEPROM. BSF STATUS, RP1 ; BSF STATUS, RP0 ; Dãy 3 BTFSC EECON1, WR ; Đợi cho GOTO $-1 ; việc ghi kết thúc BCF STATUS, RP0 ; Dãy 2 MOVF ADDR, W ; Địa chỉ MOVWF EEADR ; ghi vào EEADR MOVF VALUE, W ; dữ liệu MOVWF EEDATA ; ghi vào EEDATA BSF STATUS, RP0 ; Dãy 3 BCF EECON1, EEPGD ; Con trỏ tới bộ nhớ dữ liệu Copyright (c) IRF Group BSF EECON1, WREN ; Cho phép ghi chỉ khi các ngắt không cho phép BCF INTCON, GIE ; MOVLW 0x55 ; ghi 55h tới MOVWF EECON2 ; EECON2 MOVLW 0xAA ; ghi AAh tới MOVWF EECON2 ; EECON2 BSF EECON1, WR ; Bắt đầu hoạt động ghi chỉ khi các ngắt cho phép BSF INTCON, GIE ; Nếu dùng các ngắt otherwise discard BCF ECON1,WREN ; không thể ghi 2.3.8. Đọc ch−ơng trình FLASH. Đọc một vị trí bộ nhớ ch−ơng trình có thể đ−ợc thực hiện bởi việc ghi 2 byte địa chỉ vào các thanh ghi EEADR và EEADRH, set bit điều khiển EEPGD (EECON1) và sau đó set bit điều khiển RD (EECON1). Chỉ khi bit điều khiển đọc đ−ợc set, vi xử lý sẽ sử dụng chu trình lệnh thứ hai để đọc dữ liệu. Dữ liệu sẽ có trong chu trình thứ 3, trong thanh ghi EEDATA và EEDATH, do đó nó có thể đ−ợ đọc là hai byte trong các lệnh tiếp theo. Dữ liệu có thể đ−ợc đ−a ra ngoài của EEDATH:EEDATA bắt đầu với lệnh thứ 3 sau lệnh BSF EECON1, RD. Và hai thanh ghi EEDATA và EEDATH sẽ giữ giá trị này cho tới khi có hoạt động đọc một giá trị khác hoặc có hoạt động ghi. Ví dụ: BSF STATUS, RP1 ; BCF STATUS, RP0 ; Bank 2 MOVF ADDRL, W ; Write the MOVWF EEADR ; address bytes MOVF ADDRH,W ;for the desired MOVWF EEADRH ; address to read BSF STATUS, RP0 ; Bank 3 BSF EECON1, EEPGD ;Point to Program memory BSF EECON1, RD ;Start read operation NOP ;Required two NOPs NOP ; BCF STATUS, RP0 ;Bank 2 MOVF EEDATA, W ;DATAL = EEDATA MOVWF DATAL ; MOVF EEDATH,W ;DATAH = EEDATH MOVWF DATAH ; 2.3.9. Ghi tới FLASH. ghi một v