Thiết kế logic số (vlsi design) - Chương 04: Thiết kế mạch số trên FPGA

Thiết kế logic số (VLSI design)Bộ môn KT Xung, số, VXLquangkien82@gmail.comhttps://sites.google.com/site/bmvixuly/thiet-ke-logic-so08/2012Mục đích & nội dungMục đíchKiến trúc tổng quan và Kiến trúc Xilinx FPGAQuy trình thiết kế trên FPGA Xilinx ISENội dungIOBufferInterconnectDedicated MultiplierDedicated block RAMDCMQuy trình thiết kế trên FPGAVí dụ khối cộngVí dụ khối chia tần2/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comCarry chain3/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comCarry chain4/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comArithmetic chain5/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comIOB6/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comIOB-Delay Block7/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comIOB-Delay Block8/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comIOB-DDR9/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comInterconnect-Switch matrix10/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comInterconnect-linesLong linesHex lines11/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comInterconnect-linesDouble linesDirect lines12/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comBlock RAM13/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comDistributed RAM14/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comDistributed RAM15/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comMultiplierCấu hình 16K x 1 không có bit kiểm tra chẵn lẻCấu hinhg 8K x2 không có bit kiểm tra chẵn lẻCấu hình 4K x 4 không có bít kiểm tra chẵn lẻCấu hình 2K x (8+1), có 1 bit kiểm tra chẵn lẻCấu hình 1K x (16+2) với hai bit kiểm tra chẵn lẻCấu hình 512 x (32+4) với 4 bit kiểm tra chẵn lẻ.16/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comMultiplier17/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comMultiplier18/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comMultiplier19/16Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comTrắc nghiệmCâu 1: Vai trò của Block RAM trong FPGA:Sử dụng trong các thiết kế đòi hỏi dung lượng khối nhớ lớnSử dụng như các khối đệm cho quá trình cộng nhân thường gặp trong các bài toán DSPSử dụng trong các thiết kế đòi hỏi sự linh động trong cấu trúc của khối RAMSử dụng trong các khối nhớ đòi hỏi tốc độ làm việc với tốc độ caoChương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comTrắc nghiệmCâu 2: Tại sao phải sử dụng nhiều dạng tài nguyên kết nối khác nhau?Để linh động trong tổ chức nối các khối thiết kế con với nhauĐể tối ưu thiết kế nhất có thể khi thực hiện kết nối các khối chức năngC. Để tiết kiệm tài nguyên logicD. Để đáp ứng các đặc thù khác nhau của các dạng tín hiệu khác nhau trong thiết kế sốChương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comTrắc nghiệmCâu 3: Phát biểu sau nào sau đây không chính xác:Khối nhân số nguyên được đặt cạnh các Block RAM nhằm tiết kiệm không gian bên trong FPGAB. Số lượng Block RAM trong Spartan 3E vào cỡ vài chục khốiC. Các đường kết nối ba là các đường kết nối một chiềuD. Tài nguyên kết nối trong FPGA gồm các ma trận chuyển và các dạng đường kết nối khác nhau.Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.comTrắc nghiệmCâu 4: Phát biểu sau nào sau đây không chính xác:Chuỗi bit-nhớ trong FPGA thực chất được thiết kế theo thuật toán cộng nối tiếpB. Cấu tạo của chuỗi bit nhớ làm giảm thiểu tài nguyên logic sử dụng khi tổng hợp khối cộng trên FPGAC. Cấu tạo của chuỗi bit nhớ làm tăng tốc độ khối cộngD. Chuỗi bit nhớ được thiết kế riêng không phụ thuộc vào các thành phần logic khả trình trong FPGA nhằm tối ưu khối cộng23Chương IV: Thiết kế mạch số trên FPGA quangkien82@gmail.com