Thiết kế logic số (vlsi design) - Chương II: Ngôn ngữ VHDL
Câu 2: Dịch logic một chuỗi bit sang phải 2 bit tương ứng là: Chia giá trị biểu diễn bởi chuỗi bit với 2^2 Chia giá trị biểu diễn không dấu bởi chuỗi bit với 2^2 Nhân giá trị biểu diễn bởi chuỗi bit với 2^2 Chia giá trị biểu diễn logic bởi chuỗi bit với 2^2
Bạn đang xem nội dung tài liệu Thiết kế logic số (vlsi design) - Chương II: Ngôn ngữ VHDL, để tải tài liệu về máy bạn click vào nút DOWNLOAD ở trên
Thiết kế logic số (VLSI design)Bộ môn KT Xung, số, VXLquangkien82@gmail.comhttps://sites.google.com/site/bmvixuly/thiet-ke-logic-so08/20123:31 AMChương II: Ngôn ngữ VHDL quangkien82@gmail.com1Nội dung: Toán tử và biểu thức, phép dịch và khối dịch không sử dụng toán tửThời lượng: 3 tiết bài giảng2/13Chương II: Ngôn ngữ VHDL quangkien82@gmail.comMục đích nội dung3:31 AMToán tửToán tử logicnot, and, or, nand, nor, xorCác phép toán quan hệ=, /=, , >=Các phép toán dịchsll, srl, sla, sra, rol, rorCác phép toán cộng, hợp+, -, &Toán tử dấu+, -Các phép toán nhân*, /, mod, remCác phép toán khác**, abs3/13Chương II: Ngôn ngữ VHDL quangkien82@gmail.comTập hợp toán tử nào đủ để thiết kế mọi khối số (về lý thuyết)?Tập hợp toán tử nào thường sử dụng để thiết kế các khối số?3:31 AMToán tử dịchSRo=RLAL++SRASRLSLASLLSyntaxShift_out <= Shift_in SLL shift_valueShift_out, Shift_in : BIT_VECTORSHIFT_VALUE : IntegerHorizotalCyclicRightLeftArithmeticLogicalRoLRoRlibrary ieee;USE ieee.Numeric_STD.all;USE ieee.Numeric_BIT.all;4/13Chương II: Ngôn ngữ VHDL quangkien82@gmail.com3:31 AMSho = "11000110";# sho sll 2 = 00011000# sho srl 2 = 00110001# sho sla 2 = 00011000# sho sra 2 = 11110001# sho rol 2 = 00011011# sho ror 2 = 10110001Toán tử dịchSự khác biệt giữa dịch logic và dịch số học?5/13Chương II: Ngôn ngữ VHDL quangkien82@gmail.com3:31 AMKhối dịch không sử dụng toán tử?Điểm phức tạp?Giá trị dịch không xác định.6/13Chương II: Ngôn ngữ VHDL quangkien82@gmail.com3:31 AMKhối dịch không sử dụng toán tửA(4:0) = A4 .24 + A3 .23 + A2 .22 + A1 .21 + A0 .20Q (31:0) <= Q(27:0) & “00000”; Q SLL 5 7/13Chương II: Ngôn ngữ VHDL quangkien82@gmail.com3:31 AMKhối dịch không sử dụng toán tử8/13Chương II: Ngôn ngữ VHDL quangkien82@gmail.com3:31 AMTrắc nghiệmCâu 1: Toán tử logic trả về giá trị dạng gì?Dạng LogicDạng NumericCác cổng logic tương ứngDạng logic tương ứng hoặc dạng Boolean9/13Chương II: Ngôn ngữ VHDL quangkien82@gmail.com3:31 AMTrắc nghiệmCâu 2: Dịch logic một chuỗi bit sang phải 2 bit tương ứng là:Chia giá trị biểu diễn bởi chuỗi bit với 2^2Chia giá trị biểu diễn không dấu bởi chuỗi bit với 2^2Nhân giá trị biểu diễn bởi chuỗi bit với 2^2Chia giá trị biểu diễn logic bởi chuỗi bit với 2^210/13Chương II: Ngôn ngữ VHDL quangkien82@gmail.com3:31 AMTrắc nghiệmCâu 3: Khác nhau giữa kết quả dịch logic và dịch số họcDịch logic chỉ áp dụng cho số có dấu còn dịch số học áp dụng cho số có dấuTính chất số học của phép dịch logic đúng cho biểu diễn số nguyên không dấu, phép dịch số học đúng cho số nguyên có dấu.C. Khác nhau căn bản ở giá trị bit được điền vào vị trí trống khi dịchD. Giá trị thu được tương ứng là số không dấu và số có dấu.11/13Chương II: Ngôn ngữ VHDL quangkien82@gmail.com3:31 AMTrắc nghiệmCâu 4: Khối dịch không sử dụng toán tử được xây dựng trên nguyên lý nàoSử dụng toán tử hợp (&) có thể thực thi được mọi thao tác dịch với số bit dịch là một hằng sốKhối dịch đi một đại lượng 2i và khối chọn kênhCông thức tính giá trị số nguyên không dấu của một chuỗi bit nhị phân.Chia thao tác dịch thành nhiều bước với mỗi bước dịch đi một hằng số cố định.12/13Chương II: Ngôn ngữ VHDL quangkien82@gmail.com3:31 AMTrắc nghiệmbeginwaiting: process begin A <= 'Z'; B <= 'X'; wait for 100 ns; A <= '1'; B <= 'Z'; wait for 200 ns; A <= '0'; B <= '1'; wait for 300 ns; A <= '1'; B <= '0'; wait; end process waiting;end behavioral;Vẽ giản đồ sóng thu được bởi khối lệnh sau:13/13Chương II: Ngôn ngữ VHDL quangkien82@gmail.com3:31 AM
