Bài giảng Chương III: Hệ tổ hợp

Chương III. HỆ TỔ HỢP3.1 Khái niệmĐặc điểm : hàm ra tại mỗi thời điểm chỉ phụ thuộc vào trị các biến vào tại thời điểm đó. x1 y1 x2 Mạch y2 . tổ . . hợp . xn ym y1 = f1(x1,x2,,xn)y2 = f2(x1,x2,,xn). . . . . . . . . . . . .ym = fm(x1,x2,,xn)Các bước thiết kế:Lập bảng chân lý mô tả hành vi của hệ.Rút gọn hàm .- Vẽ mạch thực hiện.3.2 Mạch cộngChức năng:thực hiện phép cộng số học đối với các số hạng ở ngõ vàoMạch cộng bán phần HA (Half Adder) Vào Ra A,B – hai số hạng A B S C S - tổng 0 0 0 0 C – số nhớ 0 1 1 0 S = AB + AB = AB 1 0 1 0 C = AB 1 1 0 1Mạch cộng bán phần HA (Half Adder)S = ABC = AB A S A S HA B B C CMạch cộng toàn phần FA (Full Adder) Vào RaA B C-1 S C A S 0 0 0 0 0 B FA 0 0 1 1 0 C-1 C 0 1 0 1 0 0 1 1 0 1 Sơ đồ khối 1 0 0 1 0 A,B – hai số hạng 1 0 1 0 1 C-1 – số nhớ từ bit thấp 1 1 0 0 1 S - tổng 1 1 1 1 1 C - số nhớ lên bit cao S AB S = ABC-1 + ABC-1 +C-1 00 01 11 10 + ABC-1 + ABC-1 0 1 1 = C-1(AB + AB) +1 1 1 + C-1(AB + AB) = C-1(A B) +C + C-1(A B) AB = ABCC-1 00 01 11 100 1 C = AB + BC-1 + AC-11 1 1 1 S = ABCC = AB + BC-1 + AC-1 A S B FA C-1 C A S B C C-13.3 Mạch chọn kênh/hợp kênh (Selector/Multiplexer) A0 A1 : MUX Y A2n- 1 : XCS/ ENY là ngõ ra .A0, A1,, A2n-1 là 2n kênh tín hiệu vào .X là tín hiệu điều khiển n bit .Mạch chọn kênh 4  1 x1x0 Y 0 0 0 A0 A0 1 0 1 A1 A1 2 1 0 A2 A2 Y 3 1 1 A3 A3 x1 x0 Y = A0x1x0 + A1x1x0 + A2x1x0 + A3x1x0 Mạch chọn kênh 4  1 A0 A1 Y A2 A3 x0 x1Thực hiện hàm f1 trên cơ sở MUX 4  1 f1(A,B,C) = (1,3,5,6) = ABC + ABC + ABC + ABC Chọn biến điều khiển : x1x0 = BC x1x0 Y 0 A0 BC 0 0 A0 1 A1 BC 0 1 A1 A2 Y = f1 BC 1 0 A2 A A3 BC 1 1 A3 C x0 B x1Thực hiện hàm f2 trên cơ sở MUX 4  1 A B C f2 C A0 0 0 0 0 A1A0 0 0 1 1 A2 f2 0 1 0 1 A3A1 0 1 1 0 B x0 1 0 0 1 A x1 A2 1 0 1 0 1 1 0 0A3 1 1 1 1Thực hiện hàm f3 trên cơ sở MUX 8  1 x2x1 x0 Y 0 0 0 A0 Y = A0 x2x1x0 + A1x2x1x0 + 0 0 1 A1 + A2x2x1x0+ A3x2x1x0 + 0 1 0 A2 + A4x2x1x0+ A5x2x1x0 + 0 1 1 A3 + A6 x2x1x0+ A7x2x1x0 1 0 0 A4 1 0 1 A5 1 1 0 A6 1 1 1 A7 f3 AB A0 A2 A6 A4 1 A0 CD 00 01 11 10 D A1 00 1 1 1 0 A2 01 1 1 A3 11 1 1 1 A4 f3 10 1 1 A5 A1 A3 A7 A5 A6 A7 A0 = 1 A1 = D A2 = 0 C x0 A3 = 1 A4 = D A5 = D B x1 A6 = D A7 = D A x23.4 Mạch phân kênh/giải mã ( Demultiplexer/ Decoder) A y0 DEMUX y2 X : y2n- 1 y0 ,y1, . . . , y2n- 1 laø 2n ngoõ ra .A laø keânh tín hieäu vaøo .X laø tín hieäu ñieàu khieån n bit .MẠCH PHÂN KÊNH 2 4Vào Ra y0 x1 x0 y3 y2 y1 y0 y1 0 0 0 0 0 A y2 0 1 0 0 A 0 A y3 1 0 0 A 0 0 x0 1 1 A 0 0 0 x1 y0 = A x1 x0 A y0 y1 = A x1 x0 y1 y2 = A x1 x0 x0 y2 y3 = A x1 x0 x1 y3MẠCH GIẢI MÃ 2 4 Vào Ra EN x1 x0 y0 y1 y2 y3 EN o y0 1 X X 1 1 1 1 y1 0 0 0 0 1 1 1 y2 0 0 1 1 0 1 1 y3 0 1 0 1 1 0 1 x0 x1 0 1 1 1 1 1 0 y0 = EN + x1+ x0 0 EN o y0 y1 = EN + x1 + x0 o y1 y2 = EN + x1 + x0 x0 o y2 y3 = EN + x1 + x0 x1 o y3Thực hiện hàm : f1 = abc + abc + abctrên cơ sở mạch phân kênh 2  4Chọn biến chung cho A : A = cChọn biến điều khiển : x1x0 = ab c A y0 f1 f1 = abc + abc + abc y1 = y0 + y1 + y3 b x0 y2 a x1 y3Thực hiện hàm :f3(a,b) = (0,1,2) f4(a,b) = (0,3) trên cơ sở mạch giải mã 2  4 và cổng NAND f3(a,b) = ab + ab + ab = ab + ab + ab f3 = ab ab ab 0 0 EN y0 0 = (a+b)(a+b)(a+b) y1 0f4(a,b) = ab + ab = ab + ab b x0 y2 0 = ab ab = (a+b)(a+b) a x1 y3 0Chọn EN = 0 , x1x0 = ab f4f3(a,b) = (a+b)(a+b)(a+b) = y0y1y2f4(a,b) = (a+b)(a+b) = y0y3CHUYỂN MÃ BCD – THẬP PHÂN Vào Ra A B C D A Chuyển 0 0 0 0 0 0 B mã . 1 0 0 0 1 1 C : 0 0 1 0 2 D 9 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 ABCD 00 01 11 10 0 = ABCD 00 0 4 X 8 1 = ABCD 01 1 5 X 9 2 = BCD 11 3 7 X X 3 = BCD 10 2 6 X X 4 = BCD 5 = BCD 6 = BCD 7 = BCD 8 = AD 9 = ADCHUYỂN MÃ BCD – LED 7 ĐOẠN Vào Ra A B C D a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 A Chuyển a 0 0 0 1 0 1 1 0 0 0 0 B mã b 0 0 1 0 1 1 0 1 1 0 1 C 0 0 1 1 1 1 1 1 0 0 1 D g 0 1 0 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 a 0 1 1 0 0 0 1 1 1 1 1 f b 0 1 1 1 1 1 1 0 0 0 0 e g c 1 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 1 1 dCHUYỂN MÃ NHỊ PHÂN - GRAY Vaøo Ra Vaøo RaB3B2B1B0 G3G2G1G0 B3B2B1B0 G3G2G1G0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 1 1 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 1 1 0 0 0 G0 B3B2 B1B0 00 01 11 10 G0 = B1B0 + B1B0 00 = B1 B0 01 1 1 1 1 11 10 1 1 1 1 G1 B3B2 B1B0 00 01 11 10 G1 = B2B1 + B2B1 00 1 1 = B2 B1 01 1 1 11 1 1 10 1 1 G2 B3B2 B1B0 00 01 11 10 G2 = B3B2 + B3B2 00 1 1 = B3 B2 01 1 1 11 1 1 10 1 1 G3 B3B2 B1B0 00 01 11 10 G3 = B3 00 1 1 01 1 1 11 1 1 10 1 1G0 = B1 B0 G1 = B2 B1 G2 = B3 B2 G3 = B3B0G0B1G1B2B3G2G3 3.6 Maïch maõ hoùaduøng bieán ñoåi N ñöôøng tín hieäu vaøo thaønh n ñöôøng tín hieäu ra, trong ñoù 2n  N .Maõ N : hoùa : n : : Mã hóa 8 3 Vào Raa7 a6 a5 a4 a3 a2 a1 a0 b2b1b00 0 0 0 0 0 0 1 0 0 0 b0 = a1+ a3+ a5+ a7 0 0 0 0 0 0 1 0 0 0 1 b1 = a 2+ a3+ a6+ a70 0 0 0 0 1 0 0 0 1 0 b2 = a4+ a5+ a6+ a70 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 00 0 1 0 0 0 0 0 1 0 10 1 0 0 0 0 0 0 1 1 01 0 0 0 0 0 0 0 1 1 1b0 = a1+ a3+ a5+ a7b1 = a 2+ a3+ a6+ a7b2 = a4+ a5+ a6+ a7 a0 a3 a1 a1 a5 b0 a2 b0 a7 a3 b1 a2 b1 a4 b2 a6 a5 b2 a6 a4 a7Mã hóa ưu tiên 8 3 Vào Raa7 a6 a5 a4 a3 a2 a1 a0 b2b1b00 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 X 0 0 1 0 0 0 0 0 1 X X 0 1 0 0 0 0 0 1 X X X 0 1 1 0 0 0 1 X X X X 1 0 00 0 1 X X X X X 1 0 10 1 X X X X X X X 1 1 01 X X X X X X X 1 1 13.7 Mạch so sánh A So A > B B saùnh A = B A A < B B Y1 Vaøo Ra Y2 A B Y1 Y2 Y3 0 0 0 1 0 Y3 0 1 0 0 1 1 0 1 0 0 1 1 0 1 03.8 Mạch tạo và kiểm tra chẵn/lẻ b0 f0 Taïo bit Kieåm traA chaün / leû be A chaün / leû fe Vào Ra be = a2 a1 a0 + a2 a1 a0 + a2 a1 a0 + a2 a1 a0 a2 a1 a0 be bo = a2 (a1 a0 + a1 a0)+ a2 (a1 a0+ a1 a0) 0 0 0 0 1 = a2 (a1 a0)+ a2 (a1 a0) 0 0 1 1 0 = a2  a1  a0 0 1 0 1 0 bo = be = a2  a1  a0 0 1 1 0 1 fo = a2  a1  a0 b 1 0 0 1 0 fe = fo 1 0 1 0 1 a0 bo 1 1 0 0 1 a1 1 1 1 1 0 a2 be