Bài giảng: Vi điều khiển 8051

Nội dung: Giới thiệu họ vi điều khiển 8051 Các chân tín hiệu Cấu trúc port xuất nhập Tổ chức bộ nhớ Tổng quan về họ 8051 MCS-51 là một họ vi điều khiển do Intel phát triển và sản xuất đầu tiên vào năm 1980 Một số nhà sản xuất được phép cung cấp các IC tương thích với các sản phẩm MCS-51 của Intel là Siemens, Fujitsu,Philips,Atmel… Họ MCS-51 gồm nhiều vi điều khiển khác nhau, bộ vi điều khiển đầu tiên là 8051 có 4KB ROM, 128 Byte RAM và 8031, không có ROM nội, phải sử dụng bộ nhớ ngoài Trong đó 8051 là đại diện tiêu biểu cho họ vi điều khiển MCS-51 Đặc trưng của chip 8051 4 KB EPROM bên trong 128 Byte RAM nội 4 Port xuất /nhập I/O 8 bit Mạch giao tiếp nối tiếp 64 KB không gian nhớ mã ngoài 64 KB không gian nhớ dữ liệu ngoài Xử lý Boolean (hoạt động trên bit đơn). 210 vị trí nhớ có thể định vị bit 4µs cho hoạt động nhân hoặc chia Sơ đồ khối của chip 8051 Sơ đồ chân chip 8051 Các chân 8051 Vcc (chân 40): Cung cấp nguồn cho chip +5V GND (chân 20): Nối đất cho chíp XTAL1 & XTAL2 (chân 19, 18) 2 chân cung cấp xung clock ngoài Cách 1: dao động dùng thạch anh. Tần số thạch anh thường sử dụng cho 8051 là 12Mhz Cách 2: dao động từ nguồn xung clock TTL bên ngoài Cách cấp xung clock ngoài Dao động dùng thạch anh (ở đây C1, C2 có tác dụng ổn đinh dao động) Dao động từ nguồn xung clock bên ngoài Bộ giao động TTL Các chân 8051 RST (chân 9)* reset * Thiết lập lại trang thái ban đâu cho hệ thống input & kích hoạt mức cao Để đảm bảo hoạt động reset xảy ra, tín hiệu đưa lên cao ít nhất là 2 chu kỳ máy Các thanh ghi bên trong được nạp những giá trị thích hợp đê reset Mạch reset có chống rung Nội dung trong ram không ảnh hưởng bởi reset Các chân 8051 EA (chân 31)* External Access * EA (chân 31) dùng để cho phép thực thi chương trình từ ROM ngoài Khi nối chân 31 với Vcc(+5V), 8051 sẽ thực thi chương trình từ ROM nội (tối đa 8KB), ngược lại thì thực thi từ ROM ngoài (tối đa 64KB) Ngoài ra, chân EA được lấy làm chân nhận điện áp cấp điện 21V(Vpp) khi lập trình cho EPROM trong 8051 Các chân 8051 PSEN (chân 29)* Program Store Enable * Cho phép truy xuất bộ nhớ chương trình ngoài PSEN sẽ ở mức logic 0 trong thời gian 8051 tìm – nạp lệnh. Khi thực thi chương trình ở ROM nội, PSEN được giữ ở mức logic 1. Các chân 8051 ALE (chân 30)*Address Latch Enable* Cho phép tách riêng đường đại chỉ vad dữ liệu tại port 0 khi truy xuất bộ nhớ ngoài. ALE xuất tín hiệu để chốt địa chỉ (byte thấp địa chỉ 16-bit)vào 1 thanh ghi ngoài trong suốt nửa đầu của chu kỳ bộ nhớ(memory cycle). Trong nửa chu kỳ bộ nhớ còn lại, P0 sẽ xuất/nhập dữ liệu ALE có f=1/6fclock Các chân 8051 Cổng I/O: P0, P1, P2, & P3. Mỗi cổng: 8 chân 4 cổng I/O Port 0 (chân 32-39) Y P0 (P0.0 - P0.7) Port 1 (chân 1-8) Y P1 (P1.0 - P1.7) Port 2 (chân 21-28) Y P2 (P2.0 - P2.7) Port 3 (chân 10-17) Y P3 (P3.0 - P3.7) Các chân 8051 Port 0 Port 0 là port có 2 chức năng ở các chân 32 đến 39 của 8051. Trong các thiết kế cỡ nhỏ, nó có chức năng là các đường xuất/nhập. Đối với các thiết kế cỡ lớn có bộ nhớ mở rộng, nó trở thành bus địa chỉ và bus dữ liệu đa hợp. Port 1 Là port xuất/nhập trên các chân 1-8. Port 1 không có chức năng khác, vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị ngoại vi. Các chân 8051 Port 2: Port 2 là 1 port có tác dụng kép Trên các chân 21- 28 được dùng như các đường xuất/nhập. Chức năng địa chỉ :là byte địa chỉ cao của bus địa chỉ 16 bit cho các thiết kế có bộ nhớ chương trình ngoài Port 3: Port 3 là port có tác dụng kép trên các chân 10-17. Khi không hoạt động xuất/nhập, các chân của port này có nhiều chức năng riêng: Chức năng khác của port 3 Cấu trúc port xuất nhập Bus nội của 8051 Chân port Bộ chốt của port Ghi vào bộ chốt Đọc bộ chốt Đọc chân port vcc Transistor trường Cấu trúc port xuất nhập Việc ghi đến 1 chân của port sẽ nạp dữ liệu vào bộ chốt của port, ngõ ra Q điều khiển 1 transistor trường, transistor này nói vơi chân của port Khả năng Fanout của P1, P2, P3 là 4tải vi mạch TTL, còn của P0 là 8 tải TTL. Theo hình vẽ trên ta thấy có 2 khả năng: Đọc bộ chốt : Đọc chân port : Cấu trúc Port 0 Cấu trúc Port 1 Cấu trúc Port 2 Cấu trúc Port 3 Tổ chức bộ nhớ 8051 Tổ chức bộ nhớ 8051 Bộ nhớ của họ MCS-51 có thể chia thành 2 phần: bộ nhớ trên chip và bộ nhớ ngoài. Bộ nhớ trên chip: - Bao gồm 4 KB ROM và 128 Byte RAM. - Các byte RAM (00h – 7Fh) và các thanh ghi chức năng đặc biệt (SFR) (80h – 0FFh) có thể truy xuất trực tiếp. Tổ chức bộ nhớ 8051 Bộ nhớ ngoài: - Bao gồm bộ nhớ chương trình (điều khiển đọc bằng tín hiệu PSEN) và bộ nhớ dữ liệu (điều khiển bằng tín hiệu RD hay WR - cho phép đọc hay ghi dữ liệu). - Do số đường địa chỉ của 8051 là 16 bit (Port 0 chứa 8 bit thấp và Port 2 chứa 8 bit cao) nên bộ nhớ ngoài có thể giải mã tối đa là 64KB (216 Byte). Bộ nhớ dữ liệu trên chip 8051 Vùng ram đa mục đích Vùng RAM đa mục đích có 80 byte đặt ở địa chỉ từ 30H đến 7FH. Bên dưới vùng này từ địa chỉ 00H đến 2FH là vùng nhớ có thể được sử dụng tương tự. Bất kỳ vị trí nhớ nào trong vùng RAM đa mục đích đều có thể được truy xuất tự do bằng cách sử dụng các kiểu định địa chỉ trực tiếp hoặc gián tiếp Vùng ram định địa chỉ bit 8051 chứa 210 vị trí bit được định địa chỉ trong đó 128 bit chứa trong các byte ở địa chỉ từ 20H đến 2FH (16 byte x 8 bit = 128 bit) và phần còn lại chứa trong các thanh ghi đặc biệt. Ngoài ra 8051 còn có các port xuất/nhập có thể định địa chỉ từng bit, điều này làm đơn giản việc giao tiếp bằng phần mềm với các thiết bị xuất/nhập đơn bit. Các dãy thanh ghi 32 vị trí thấp nhất của bộ nhớ nội chứa các dãy thanh ghi Các lệnh của 8051 hỗ trợ 8 thanh ghi từ R0 - R7 thuộc dãy 0 ( bank 0) Các thanh ghi ở địa chỉ từ 00H - 07h. Cám ơn thầy và các bạn đã theo dõi và chú ý Nhóm thực hiện : nhóm 1 Thành viên : Vũ Hạ Long Đinh Văn Mạnh Nguyễn Văn Dương