Ký hiệu các phần tử lôgic cơ bản

11/13/2009 44 11 A B A+B =1 A B A B Hoặc-Đảo (NOR) Hoặc mở rộng (XOR) A B AB AB AB F 00 0 01 1 10 1 11 0 2.3. Ký hiệu các phần tử lôgic cơ bản 87 Chương 3 Hệ tổ hợp 88 11/13/2009 45 Nội dung chương 3 3.1. Khái niệm 3.2. Một số hệ tổ hợp cơ bản 3.3. Các mạch số học 89  Hệ lôgic được chia thành 2 lớp hệ:  Hệ tổ hợp  Hệ dãy Hệ tổ hợp: Tín hiệu ra chỉ phụ thuộc tín hiệu vào ở hiện tại Hệ không nhớ. Chỉ cần thực hiện bằng những phần tử logic cơ bản. Hệ dãy: Tín hiệu ra không chỉ phụ thuộc tín hiệu vào ở hiện tại mà còn phụ thuộc quá khứ của tín hiệu vào Hệ có nhớ. Thực hiện bằng các phần tử nhớ, có thể có thêm các phần tử logic cơ bản. 3.1. Khái niệm 90 11/13/2009 46 Nguyên tắc hệ tổ hợp Đầu ra của một phần tử logic có thể nối vào một hoặc nhiều đầu vào của các phần tử logic cơ bản khác.  Không được nối trực tiếp 2 đầu ra của 2 phần tử logic cơ bản lại với nhau Hệ tổ hợp được thực hiện bằng cách mắc các phần tử logic cơ bản với nhau theo nguyên tắc: 91 3.2. Một số hệ tổ hợp cơ bản  Bộ mã hóa  Bộ giải mã  Bộ chọn kênh  Bộ phân kênh 92 11/13/2009 47 Dùng để chuyển các giá trị nhị phân của biến vào sang một mã nào đó. Ví dụ - Bộ mã hóa dùng cho bàn phím của máy tính. Phím Ký tự Từ mã - Cụ thể trường hợp bàn phím chỉ có 9 phím. - N: số gán cho phím (N = 1...9) - Bộ mã hóa có : + 9 đầu vào nối với 9 phím + 4 đầu ra nhị phân ABCD 3.2.1. Bộ mã hóa 93 N = 4 ABCD = 0100, N = 6 ABCD = 0110. Nếu 2 hoặc nhiều phím đồng thời được ấn Mã hóa ưu tiên (nếu có 2 hoặc nhiều phím đồng thời được ấn thì bộ mã hóa chỉ coi như có 1 phím được ấn, phím được ấn ứng với mã cao nhất) 1 2 i Mã hoá 9 P2 P1 Pi A B C D N=i ‘1’ P9 3.2.1. Bộ mã hóa 94 11/13/2009 48 • Xét trường hợp đơn giản, giả thiết tại mỗi thời điểm chỉ có 1 phím được ấn. A = 1 nếu (N=8) hoặc (N=9) B = 1 nếu (N=4) hoặc (N=5) hoặc (N=6) hoặc (N=7) C = 1 nếu (N=2) hoặc (N=3) hoặc (N=6) hoặc (N=7) D = 1 nếu (N=1) hoặc (N=3) hoặc (N=5) hoặc (N=7) hoặc (N=9) N ABCD 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001 3.2.1. Bộ mã hóa 95 • Sơ đồ bộ mã hóa 1 1 1 1 N=9 N=8 N=7 N=6 N=5 N=4 N=3 N=2 N=1 A B C D 3.2.1. Bộ mã hóa 96 11/13/2009 49 3.2.1. Bộ mã hóa  A = 1 nếu N = 8 hoặc N = 9  B = 1 nếu (N = 4 hoặc N = 5 hoặc N = 6 hoặc N=7) và (Not N = 8) và( Not N=9)  C = 1 nếu N = 2 và (Not N=4) và (Not N= 5) và (Not N = 8) và (Not N = 9) hoặc N = 3 và (Not N=4) và (Not N= 5) và (Not N = 8) và (Not N = 9) hoặc N = 6 và (Not N = 8) và (Not N = 9) hoặc N = 7 và (Not N = 8) và (Not N = 9)  D = 1 nếu N = 1 và (Not N =2) và (Not N = 4) và (Not N = 6)và (Not N = 8) hoặc N = 3 và (Not N = 4) và (Not N = 6)và (Not N = 8) hoặc N = 5 và (Not N = 6)và (Not N = 8) hoặc N = 7 và (Not N = 8) hoặc N = 9 Mã hóa ưu tiên 97 Cung cấp 1 hay nhiều thông tin ở đầu ra khi đầu vào xuất hiện tổ hợp các biến nhị phân ứng với 1 hay nhiều từ mã đã được lựa chọn từ trước. Có 2 trường hợp giải mã: • Trường hợp 1: Giải mã cho 1 cấu hình (hay 1 từ mã) đã được xác định Ví dụ Đầu ra của bộ giải mã bằng 1(0) nếu ở đầu vào 4 bit nhị phân ABCD = 0111, các trường hợp khác đầu ra = 0(1). &D C B A Y=1 nếu N=(0111)2 = (7)10 3.2.2. Bộ giải mã 98 11/13/2009 50 • Trường hợp 2: Giải mã cho tất cả các tổ hợp của bộ mã Ví dụ Bộ giải mã có 4 bit nhị phân ABCD ở đầu vào, 16 bit đầu ra Giải mã A B C D Y0 Y1 Yi Y15 : : Ứng với một tổ hợp 4 bit đầu vào, 1 trong 16 đầu ra bằng 1 (0) , 15 đầu ra còn lại bằng 0 (1). 3.2.2. Bộ giải mã 99 3.2.2. Bộ giải mã - Ứng dụng Bộ giải mã BCD: Mã BCD (Binary Coded Decimal) dùng 4 bit nhị phân để mã hoá các số thập phân từ 0 đến 9. Bộ giải mã sẽ gồm có 4 đầu vào và 10 đầu ra. 100 11/13/2009 51 Bộ giải mã BCD Chữ số thập phân Từ mã nhị phân 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001 Bảng mã 101 N A B C D Y0 Y1 . . Y9 0 0 0 0 0 1 0 . . 0 1 0 0 0 1 0 1 . . 0 2 0 0 1 0 0 0 . . 0 3 0 0 1 1 0 0 . . 0 4 0 1 0 0 0 0 . . 0 5 0 1 0 1 0 0 . . 0 6 0 1 1 0 0 0 . . 0 7 0 1 1 1 0 0 . . 0 8 1 0 0 0 0 0 . . 0 9 1 0 0 1 0 0 . 1 Bộ giải mã BCD 102 11/13/2009 52 0 1Y A B C D Y A B C D 2Y BCD 3 4 5 6 7 8 9 Y BCD Y BC D Y BC D Y BC D Y BCD Y AD Y AD CD AB 00 01 11 10 00 1 01 11 10 Bài tập: Vẽ sơ đồ của bộ giải mã BCD Bộ giải mã BCD 103 Bộ giải mã BCD 104 11/13/2009 53 Địa chỉ 10 bit. CS: Đầu vào cho phép chọn bộ nhớ. dòng 0 dòng 1 dòng i dòng 1023 địa chỉ i 10 CS (Chip Select) Đọc ra ô nhớ thứ i Giải mã địa chỉ CS = 1: chọn bộ nhớ CS = 0: không chọn Giải mã địa chỉ 1 0 0 1 1 0 1 0 0 0 1 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 0 0 105 Địa chỉ 16 bit. Bộ nhớ CS Giải mã A9....A0 A15....A10 10 6 Địa chỉ Số ô nhớ có thể địa chỉ hoá được : 216 = 65 536. Chia số ô nhớ này thành 64 trang, mỗi trang có 1024 ô. 16 bit địa chỉ từ A15...A0, 6 bit địa chỉ về phía MSB A15...A10 được dùng để đánh địa chỉ trang, còn lại 10 bit từ A9...A0 để đánh địa chỉ ô nhớ cho mỗi trang. Ô nhớ thuộc trang 3 sẽ có địa chỉ thuộc khoảng: (0C00)H (0 0 0 0 1 1 A9...A0)2 (0FFF)H Giải mã địa chỉ 106 11/13/2009 54 Giả sử có hàm 3 biến : F(A,B,C) = R(3,5,6,7) 22 21 Giải mã 20 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 F(A,B,C) Tạo hàm lôgic 107 Chuyển một số N viết theo mã C1 sang vẫn số N nhưng viết theo mã C2. Ví dụ: Bộ chuyển đổi mã từ mã BCD sang mã chỉ thị 7 thanh. a b c d e f g Mỗi thanh là 1 điôt phát quang (LED) KA N A B C D a b c d e f g 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 1 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 1 0 1 1 Bộ chuyển đổi mã 108 11/13/2009 55 A B C D 0 0 1 1 1 1 1 0 0 1 1 Bộ chuyển đổi mã 109 CD AB 00 01 11 10 00 1 0 1 1 01 0 1 1 1 11 10 1 1 a A C BD B D & & B D A C Bài tập: Làm tương tự cho các thanh còn lại Tổng hợp bộ chuyển đổi mã 110 11/13/2009 56 Tổng hợp bộ chuyển đổi mã (tiếp) CD AB 00 01 11 10 00 1 1 1 1 01 1 0 1 0 11 10 1 1 CD AB 00 01 11 10 00 1 1 1 0 01 1 1 1 1 11 10 1 1 b c 111 Tổng hợp bộ chuyển đổi mã (tiếp) CD AB 00 01 11 10 00 1 0 1 1 01 0 1 0 1 11 10 1 1 CD AB 00 01 11 10 00 1 0 0 1 01 0 0 0 1 11 10 1 0 d e 112 11/13/2009 57 Tổng hợp bộ chuyển đổi mã (tiếp) CD AB 00 01 11 10 00 1 0 0 0 01 1 1 0 1 11 10 1 1 CD AB 00 01 11 10 00 0 0 1 1 01 1 1 0 1 11 10 1 1 f g 113 Có nhiều đầu vào tín hiệu và một đầu ra. Chức năng: chọn lấy một trong các tín hiệu đầu vào đưa tới đầu ra X0 X1 C0 Y MUX 2-1 C0 Y 0 X0 1 X1 C1 C0 Y 0 0 X0 0 1 X1 1 0 X2 1 1 X3 Đầu vào điều khiển X0 X1 X2 X3 C0 C1 Y MUX 4-1 3.2.3. Bộ chọn kênh (Multiplexer) 114 11/13/2009 58 Ví dụ Tổng hợp bộ chọn kênh 2-1 X0 X1 C0 Y MUX 2-1 C0 Y 0 X0 1 X1 0 0 1 0 Y X C X C X1X0 C0 00 01 11 10 0 1 1 1 1 1 C0 X1 X0 Y 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 3.2.3. Bộ chọn kênh (Multiplexer) 115 & 1 & X0 X1 C0 Y Sơ đồ bộ chọn kênh 2-1 116 11/13/2009 59 Chọn nguồn tin Nguồn tin 1 Nguồn tin 2 Nhận Ứng dụng của bộ chọn kênh 117 Chọn nguồn tin Y3 Y2 Y1 Y0 A = a3 a2 a1 a0 B = b3 b2 b1 b0 C0 Ứng dụng của bộ chọn kênh 118 11/13/2009 60 a0 a1 a2 a3 C0 C1 Y a0 a1 a2 a3 Y C1 C0 0 1 0 1 t t t Ứng dụng của bộ chọn kênh Chuyển đổi song song – nối tiếp 119 f(A,B) A Bf(0,0) A Bf(0,1) A Bf(1,0) A Bf(1,1) 1 0 0 1 0 1 1 0 2 1 0 3 Y C C E C C E C C E C C E E0 E1 E2 E3 C1 C0 f(0,0) f(0,1) f(1,0) f(1,1) A B Y = f(A,B)Các đầu vào chọn hàm Các biến Ứng dụng của bộ chọn kênh Tạo hàm lôgic Thí dụ: Mux 4-1 120 11/13/2009 61 A B f=AB Y C1 C0 0 0 0= f(0,0) = X0 0 0 0 1 0 =f(0,1) = X1 0 1 1 0 0=f(1,0) = X2 1 0 1 1 1=f(1,1) = X3 1 1 X0 X1 X2 X3 C1 C0 0 0 0 1 A B Y = AB & Ứng dụng của bộ chọn kênh Tạo hàm lôgic 121 A B f=A+B Y C1 C0 0 0 0 = X0 0 0 0 1 1 = X1 0 1 1 0 1 = X2 1 0 1 1 1 = X3 1 1 X0 X1 X2 X3 C1 C0 0 1 1 1 A B Y = A+B Bộ tạo hàm có thể lập trình được 1 Ứng dụng của bộ chọn kênh Tạo hàm lôgic 122 11/13/2009 62 Y0 Y1 Y2 Y3 C0 C1 X DEMUX 1-4 3.2.4. Bộ phân kênh (Demultiplexer)  Có một đầu vào tín hiệu và nhiều đầu ra.  Chức năng : dẫn tín hiệu từ đầu vào đưa tới một trong các đầu ra. 123 Y0 Y1 C0 X DEMUX 1-2 C0 X Y0 Y1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 3.2.4. Bộ phân kênh (Demultiplexer) 124 11/13/2009 63 3.3. Các mạch số học Thực hiện các phép toán số học Bộ so sánh Bộ cộng Bộ trừ 125 =1 =1 =1 =1 & A=B a3 b3 a2 b2 a1 b1 a0 b0 3.3.1. Bộ so sánh  So sánh đơn giản: So sánh 2 số 4 bit A = a3a2a1a0 và B = b3b2b1b0. A = B nếu:(a3 = b3) và (a2 = b2) và (a1 = b1) và (a0 = b0). 126 11/13/2009 64 E ai bi ai=bi Ei ai>bi Si ai<bi Ii 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 1 0 0 0 E: cho phép so sánh E = 1: so sánh E = 0: không so sánh Phần tử so sánh E ai bi Si Ei Ii 3.3.1. Bộ so sánh  So sánh đầy đủ: Thực hiện so sánh từng bit một, bắt đầu từ MSB.  Phần tử so sánh 127 i i i i i i i ii i i i i i i i i S E(ab ) I E(ab ) E E(a b ) Eab Ea b E.S .I E(S I ) 1 & & & ai bi E Si Ei Ii 3.3.1. Bộ so sánh 128 11/13/2009 65 a2 b2 1 1 E E A>B A<B A=B Phần tử so sánh Phần tử so sánh Phần tử so sánh a1 b1 a0 b0 S1 E1 I1 S0 E0 I0 S2 E2 I2 3.3.1. Bộ so sánh  So sánh đầy đủ: Bộ so sánh song song Ví dụ So sánh 2 số 3 bit A = a2a1a0, B = b2b1b0 129 a b r 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 =a b r = ab =1 & a b r Bộ bán tổng (Half Adder) Cộng a b r (Tổng) (Số nhớ) 3.3.2. Bộ cộng Bộ cộng 130 11/13/2009 66 4 3 2 1 0 Cộng 2 số nhiều bit: r3 r2 r1 r0 A = a3 a2 a1 a0 +B = b3 b2 b1 b0 r4 3 r3 2 r2 1 r1 0 Kết quả 3.3.2. Bộ cộng 131 Cộng đầy đủ ai ri bi i ri+1 ai bi ri i ri+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Full Adder 3.3.2. Bộ cộng Thao tác lặp lại là cộng 2 bit với nhau và cộng với số nhớ 132 11/13/2009 67 aibi ri 00 01 11 10 0 1 1 1 1 1 i aibi ri 00 01 11 10 0 1 1 1 1 1 ri+1 i = ai bi ri ri+1 = ai bi + ri (ai bi) 3.3.2. Bộ cộng 133 =1 & ri ai bi =1 & i ri+1 1 3.3.2. Bộ cộng Bộ cộng đầy đủ (Full Adder) 134 11/13/2009 68 FA an-1 bn-1 rn-1 rn n-1 FA an-2 bn-2 rn-2 n-2 FA a1 b1 r1 r2 1 FA a0 b0 r0= 0 0n Bộ cộng 2 số n bit A = an-1an-2...a1a0 , B = bn-1bn-2...b1b0 Bộ cộng song song 135 ri+1 = aibi + ri(ai bi) Pi = ai bi và Gi = aibi ri+1 = Gi + ri Pi r1 = G0 + r0P0 & 1G0 P0 r0 r1 1 2 r2 = G1 + r1P1 = G1+(G0 + r0P0)P1 r2 = G1 + G0P1 + r0P0P1 & 1G1 G0 P1 r2 1 2 & P0 r0 Bộ cộng song song tính trước số nhớ 136 11/13/2009 69 Ví dụ: Cộng 2 số 4 bit r4 = 4 3 2 1 0 r2 r1 a2 b2 a1 b1 a0 b0 P3 G3 P2 G2 P1 G1 P0 G0 Tính Pi và Gi a3 b3 a2 b2 a1 b1 a0 b0 Tính các số nhớ Tính tổng r0 a3 b3 r3r4 r0 Bộ cộng song song tính trước số nhớ 137 Bán hiệu ai bi Di Bi+1 (Half Subtractor) bi Di Bi+1 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0 ai 0 ii1i iii b aB baD =1 & ai bi Di Bi+1 3.3.3. Bộ trừ 138 11/13/2009 70 Bộ trừ đầy đủ ai bi Bi Di Bi+1 (Full Subtractor) ai bi Bi Di Bi+1 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 Di Bi+1Bán hiệu Bán hiệu Bi ai bi Di Bi+1 3.3.3. Bộ trừ  Phép trừ 2 số nhiều bit cho nhau.Thao tác lặp lại là trừ 2 bit cho nhau và trừ số vay 139 3.3.3. Bộ trừ Bộ trừ song song:  Thực hiện như bộ cộng song song.  Trừ 2 số n bit cần n bộ trừ đầy đủ. (Trong bộ cộng song song thay bộ cộng đầy đủ bằng bộ trừ đầy đủ, đầu ra số nhớ trở thành đầu ra số vay) 140 11/13/2009 71 Giả thiết nhân 2 số 4 bit A và B: A = a3a2a1a0, B = b3b2b1b0 a3 a2 a1 a0 b3 b2 b1 b0 a3b0 a2b0 a1b0 a0b0 a3b1 a2b1 a1b1 a0b1 a3b2 a2b2 a1b2 a0b2 a3b3 a2b3 a1b3 a0b3 p7 p6 p5 p4 p3 p2 p1 p0 3.3.4. Bộ nhân 141 Dãy thao tác cần phải thực hiện khi nhân 2 số 4 bit A x b0 (A x b0) + (A x b1 dịch trái 1 bit) = 1 1+ (A x b2 dịch trái 2 bit) = 2 2+ (A x b3 dịch trái 3 bit) = 3 A x b2 A x b1 A x b3 3.3.4. Bộ nhân 142 11/13/2009 72 p7 p6 p5 p4 p3 p2 p1 p0 CI: Carry Input (vào số nhớ) CO: Carry Output (ra số nhớ) & & & & & & & & a0a1a2a3b0 3 2 1 0 CI 3 2 1 0 1 CO 3 2 1 0 & & & & & & & & 0 0 0 0 3 2 1 0 CI 3 2 1 0 2 CO 3 2 1 0 3 2 1 0 CI 3 2 1 0 3 CO 3 2 1 0 a0a1a2a3 a0a1a2a3 a0a1a2a3 b1 b2 b3 3.3.4. Bộ nhân 143 Bài tập chương 3 Bài 1. Với giá trị nào của tổ hợp (A7A6...A1A0)2 thì S = R 144 11/13/2009 73 Bài tập chương 3 Bài 2. Thực hiện mạch tổ hợp có 2 đầu vào, 1 đầu ra với dạng tín hiệu ở các đầu vào A, B và đầu ra S như sau: 145 Bài tập chương 3 Bài 3. Việc truyền tin từ nguồn số liệu 4 bit d3, d2, d1, d0 đến nơi nhận được thực hiện theo cách truyền song song. Để kiểm tra lỗi truyền, người ta sử dụng tính chẵn, lẻ của số lượng bit bằng 1 trong số 4 bit số liệu đó. Ngoài 4 bit số liệu còn truyền đồng thời bit PE để phục vụ cho kiểm tra lỗi truyền. Hãy phân tích sơ đồ và cho biết cơ chế phát hiện lỗi truyền trong trường hợp này. 146 11/13/2009 74 Bài tập chương 3 Bài 4.  Sơ đồ khối của bộ giải mã 3 đầu vào như hình bên:  Nguyên lý làm việc của bộ giải mã:  Nếu G1 = 0 hoặc G2 = 1: Các đầu ra của bộ giải mã từ S0 đến S7 đều bằng 1.  Nếu G1 = 1 và G2 = 0: Ứng với một tổ hợp ABC ở đầu vào, một trong 8 đầu ra từ S0 đến S7 sẽ bằng 0, 7 đầu ra còn lại bằng 1  Hãy thiết kế bộ giải mã này chỉ dùng các mạch NAND và mạch NOT 147 Bài tập chương 3 Bài 5 Tổng hợp bộ chọn kênh 2-1 dùng chỉ các phần tử NAND có 2 đầu vào. Bài 6 Tổng hợp bộ chọn kênh 2-1 có thêm đầu vào CS. Nếu đầu CS = 0 thì bộ chọn kênh hoạt động bình thường, nếu CS =1 thì đầu ra bộ chọn kênh luôn bằng 0. Hãy thực hiện cách mắc 2 bộ chọn kênh 2-1 như trên để có một bộ chọn kênh 4-1. 148 11/13/2009 75 Bài tập chương 3  Bài 7 Tổng hợp bộ so sánh 2 số 4 bit A = a3a2a1a0 và B= b3b2b1b0 mà không dùng phần tử so sánh. Bộ so sánh có 8 đầu vào là 8 bit của 2 số cần so sánh. Bộ so sánh có 3 đầu ra, mỗi đầu ra bằng 1 sẽ cho biết A > B, A < B hay A = B. Hai đầu ra còn lại của bộ so sánh sẽ bằng 0. Biết rằng A > B nếu (a3 > b3) hoặc (a3=b3) và (a2>b2) hoặc (a3=b3) và (a2=b2) và (a1>b1) hoặc ((a3=b3) và (a2=b2) và (a1=b1) và (a0>b0). Lập luận tương tự cho trường hợp A <B, A = B. 149 Bài tập chương 3 Bài 8 Tổng hợp mạch tổ hợp thực hiện phép toán sau : M = N + 3, biết rằng N là số 4 bit mã BCD còn M là số 4 bit. 150 11/13/2009 76 Giải bài 1  S = Y.R => S = R khi Y = 1  Phép AND  Ứng với tổ hợp (A7A6...A1A0)2 = (10011001)2 Y 151 Giải bài 2 S = A XOR B 152 11/13/2009 77 Giải bài 3  Bên nguồn: Tính Bit Parity bằng phép XOR: PE = d3 d2 d1 d0 (Ví dụ: 1001) PE = 0 có chẵn bit 1 PE = 1 có lẻ bit 1  Bên nhận: Nhận được PE (giả sử không bị sai), 4 bit: d’3 d’2 d’1d’0 Tính P’E = d’3 d’2 d’1 d’0 Tính S = PE P’E Nếu S = 1 => Có sai Nếu S = 0 => Coi như không có sai 153 Giải bài 4 G1 G2 A B C S0 S1 S2 S3 S4 S5 S6 S7 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 154 11/13/2009 78 Giải bài 4 (tt) Xác định biểu thức phụ thuộc hàm các đầu ra Si của bộ giải mã (áp dụng định lý Shanon dạng hội chính quy)  Biến đổi biểu thức về dạng chứa các phép logic NAND và NOT Ví dụ:  S0 = G1G’2(A+B+C)  S0 = G1G’2A + G1G’2B + G1G’2C = G1G’2A .G1G’2B .G1G’2C (Dùng các phần tử NAND 3 đầu vào)  Tương tự cho các Si khác 155 Chương 4 Hệ dãy 156